晶體管 真值表 邏輯 carry 進位 兩個 sum
相加 加法器 輸入 電路 二進制 Verilog 真值表
OutputControl 高電平 74XX373 74xx373 LatchEnable 74xx573 真值表