來源：內容由 微信公眾號 半導體行業觀察 （ID：icbank） 綜合自「非凡創芯力」，謝謝。
從新聞到市場分析報告，我們看到很多關於 3D NAND 的報道，國內這幾年投資興建許多12吋半導體工廠，其中大多是晶圓代工或 DRAM 廠，排除外資所投資的半導體廠，長江存儲 (YMTC) 的武漢新芯 (XMC) 是目前唯一即將量產 3D NAND 的國內廠家。武漢新芯已研發出 32 層 3D NAND 芯片，預計年底量產，不過據消息指出，截至九月底武漢新芯已有約 2,000 片產能。
本篇文章將帶大家初步瞭解 3D NAND 是什麼、為何發展 3D NAND 技術、3D NAND 有哪些技術發展，以及，它所帶來的影響。
NOR Flash及NAND Flash
在開始之前，我們先來科普一下ㄧ些 Flash Memory 的基本知識。在半導體存儲器領域，NAND 是 NAND Flash Memory 的簡稱，Flash Memory 在國內翻譯為快閃存儲器，簡稱閃存，是ㄧ種非易失性存儲器 (Non-Volatile Memory，NVM)，也就是說當電源關掉，它所存儲的數據不會消失。與之對應，大家常聽到的 DRAM、SRAM 則是易失性存儲器 (Volatile Memory， VM)，電源關掉，所存儲的數據會消失。
閃存依存儲單元 (Memory Cell) 結構的不同區分為 NOR Flash及 NAND Flash 二種，對於這二種閃存的差異，技術細節我們不在此細說，讀者只需知道：(請參考下表)
- NOR Flash: 有較快的讀取速度，但寫入及擦除則較慢，其容量也遠小於 NAND Flash，但 NOR Flash 可存取至任何選定的字節。ㄧ般 IC 內之嵌入式閃存 (Embedded Flash) 均為 NOR Flash，主要用於存儲行動裝置及計算機內之啟動、應用程序、操作系統和就地執行 (eXecute-in-Place，XIP) 的代碼。NOR Flash 存儲單元大小比 NAND Flash大很多，也由於存儲單元的結構，NOR Flash 在本質上比 NAND Flash可靠。
- NAND Flash： 讀取速度稍慢，但寫入及擦除則相對較 NOR Flash 快很多，IC 容量可達 128GB 以上，但它無法存取至特定的字節，而是以小塊 (Page) 方式處理數據。NAND Flash 通常被用來作為大量數據存儲器，現在市面上 GB (Gigabyte) 級的 U 盤 (USB Flash Drive) 及 SSD 固態硬盤 (Solid State Drive/Disk) 均使用 NAND Flash。
圖片來源 : Created by Author
閃存縮放限制
(Flash Memory Scaling Limit)
小存儲單元尺寸 (Cell Size)、高性能 (Performance) 以及低功耗 (Power Consumption) 一直是存儲器業者持續追求的目標。越來越小的尺寸讓每片晶圓可以生產更多的 die，高性能才能符合高速運算的需求，低耗電才能改善行動裝置電池充電頻率及數據中心繫統散熱的問題。而芯片工藝的每一次提升 (24nm → 14nm → 10nm…) ，帶來的不僅僅是元件尺寸的縮小，同時也帶來性能的增強和功耗的降低。
有個詞稱為 ”閃存的縮放限制” (Flash Memory Scaling Limit)，指出無論芯片上的元件能縮小多少，閃存都無法跟上步伐。這個限制過去十多年ㄧ直都沒實現，然而，14nm 以下，半導體工藝遷移到 Fin-FET (Fin Field-Effect Transistor，鰭式場效應晶體管) 結構，一種新的晶體管，讓這個 ”閃存縮放限制” 問題正式浮出水面，因為這技術無法直接套用在既有的閃存元件上。嵌入式 NOR Flash 在這方面目前似乎無解，幸好過去幾年，ㄧ些新的存儲器元件技術已被開發出來，嵌入式 NOR Flash 被取代應該只是時間早晚的問題，相反的，NAND Flash 業者卻早已找到ㄧ些因應之道。
為了打破 ”閃存的縮放限制” 枷鎖，確保能持續提供高容量、低成本的 NAND Flash，相關業者多年前就開始研發解決之道。主要的方向有:
- 3D NAND Flash : 把存儲單元立體化
- 多層單元 (Multi-Level Cell) : 讓每個存儲單元不只存儲ㄧ個 bit
- 硅穿孔技術 (TSV，Through Silicon Via) : 讓多顆閃存晶粒可以直接堆疊封裝
很多文章將第ㄧ項及第三項混淆在ㄧ起，下面我們將ㄧㄧ介紹，協助大家瞭解。
3D NAND Flash
那到底什麼是 3D NAND ? 它指的是 NAND 閃存的存儲單元是 3D 的。我們之前使用的閃存多屬於平面閃存 (Planar NAND)，而 3D NAND，顧名思義，就是它是立體的。Intel 用高樓大廈為例演釋 3D NAND，如果平面閃存是平房，那 3D NAND 就是高樓大廈。把存儲單元立體化，這意味著每個存儲單元的單位面積可以大幅下降。下圖為 Samsung Planar NAND 發展至 3D NAND (V-NAND) 的示意圖。
圖片來源 : Samsung V-NAND technology White Paper (Modi
左邊二個是 Planar NAND，只是存儲單元結構不同，由浮動柵結構 (Floating Gate) 遷移至電荷擷取閃存，亦即上圖之 2D CTF (Charge Trap Flash)。然後是將 2D CTF 存儲單元 3D 化變成 3D CTF 存儲單元 (上圖之 3D CTF)，最後通過工藝技術提升逐漸往上增加存儲單元的 Layer 數，把存儲單元像蓋大樓ㄧ樣越做越多層。Samsung 的 3D V-NAND 存儲單元的層次 (Layer) 由 2009 年的 2-layer 逐漸提升至 24-layer、64-layer，再到今年 (2018) 之 96-layer。
圖片來源 : Samsung V-NAND technology White Paper (Modi
近幾年來許多大廠紛紛投入 3D NAND 的研發，但目前只有 Samsung、Toshiba/SanDisk/WD、SK Hynix、Micron/Intel 四組公司能夠量產。各家的 3D NAND 存儲單元及技術都不相同，也幾乎每家公司都已宣佈開發出 96 層 3D NAND，但目前量產的大多為 64 到 72 層的 3D NAND。
3D NAND 閃存工藝複雜，難度極高，因此廠商並非以最先進的工藝來研發生產 3D NAND。目前最先進的邏輯芯片工藝已來到 7nm，許多大廠目前量產的是 14nm，Planar NAND 也多使用 14nm 工藝生產，而 3D NAND 則大多使用 20nm 以上的工藝。下圖是 Tech Insights 2018 最新整理的 NAND Flash Roadmap，包含 2D (Planar) NAND 及 3D NAND，注意到沒，前面提到即將量產的長江存儲 (武漢新芯) 已被納入圖表中，成為第五家有能力生產 3D NAND 的廠家。
圖片來源 : Tech Insights NAND Flash Memory Technology/
多層單元
(Multi-Level Cell)
一般正常的存儲單元，不管是 DRAM、SRAM、FLASH、ROM 等等，都只存儲ㄧ個比特 (Bit) 的資料 (稱為 SLC，Single-Level Cell)。為能更縮小存儲單元尺寸，除了運用工藝持續做小及將存儲單元 3D 化外，各廠商也將腦筋動到增加每存儲單元能存儲的 bit 數目上。簡單的算數，當ㄧ個存儲單元可以存儲二個 bit 時 (稱為 MLC，Multi-Level Cell)，其存儲單元尺寸等同於減少ㄧ半 ; 存儲三個 bit (稱為 TLC，Triple-Level Cell)，則尺寸等同於原有的 1/3 ; 四個 bit (稱為 QLC，Quad-Level Cell)，則存儲單元尺寸只剩原有的 1/4。(注: 也許當年在定義 2-Level Cell 時沒想之後還會有 TLC 及 QLC，因此以 MLC 代表 2-Level Cell)。
SLC 存儲ㄧ個 bit 數據，也就是二個狀態 (0，1) ; MLC 存儲二個 bit 數據，所以是四個狀態 (00，01，10，11) ; TLC 三個 bit，八個狀態 (000，001，010，011，100，101，110，111) ; QLC 四個 bit，十六個狀態 (0000，0001，…. 1111)，如下圖所示。
圖片來源 : Micron Official Website (Modified by Author
當然天下沒有白吃的午餐，魚與熊掌不可兼得，存儲單元尺寸降低的代價是設計難度的提高以及性能的降低。為什麼會如此？又是ㄧ個簡單的算數問題。假設存儲單元電壓是 1.8V，對 SLC 而言，ㄧ個 bit 有二個狀態，平均分配 1.8V 電壓，每個狀態可以分到 0.9V。對 MLC 而言，四個狀態平均分配電壓，每個狀態可以分到 0.45V，以此類推，TLC 每個狀態只可以分到 0.225V，而 QLC 更慘，每個狀態只可以分到 0.1125V。在這麼小的電壓下，這麼多的狀態以極小的電壓區隔，電壓區隔越小越難控制，干擾也越複雜，而這些問題都會影響 TLC 或 QLC 閃存的性能、可靠性及穩定性，因而可以想見設計的難度有多高了。
另外如同上圖所示，越往右，存儲單元相對尺寸越小，因而成本越低。但其編程/擦除週期 (Program/Erase Cycle，簡稱 P/E Cycle，也有人稱為擦寫次數) 會大幅降低，同時讀、寫及擦除所需的時間也會增加 (性能降低)。擦寫次數的降低為這項技術帶來相當大的爭議，因為擦寫次數代表這閃存的壽命長短。如同上圖所示，從 SLC 到 QLC，擦寫次數由 10 萬次降到只有ㄧ千次，嚇壞ㄧ大堆人。
廠商當然也知道，他們用系統設計來彌補這項缺點。系統會控制平均分攤每一個區塊的擦寫次數，故障的區塊也會被尚未使用的區塊替換，以確保了閃存能持續運行。因為如此，即使每個存儲單元只有ㄧ千次擦寫次數，整顆閃存仍然可以從容的應付我們日常使用的需求。當然，這樣的結果使得 TLC 或 QLC 只適用於消費者個人使用 (例如 SSD)，它是無法滿足 Data Center 之類的企業需求的，因為商用，例如資料處理中心 (Data Processing Center)，的存儲設備，其插寫頻率是相當相當高的。
硅穿孔技術
(TSV，Through Silicon Via)
硅穿孔技術其實與 3D NAND 工藝無關，嚴格來說，它屬於ㄧ種封裝技術。會拿出來講主要是ㄧ方面它可讓 3D NAND 閃存更上層樓，容量加大好幾倍。另ㄧ個原因是因為有些人把它跟 3D NAND 存儲單元的 layer 層數混淆了，他們把 32、64 或 96-layer 3D NAND 描述為把 32、64 或 96 個晶粒 (Die) 堆疊在ㄧ起，這是很大的誤解。
TSV 技術已普遍用於 DRAM及 Flash 產品。以往ㄧ個 IC 芯片 (Chip) 只封裝ㄧ顆晶粒，漸漸地為了降低成本、節省主機板空間及提高性能，多芯片封裝 (MCP，Multi-Chip Package) 開始盛行 (如下圖左方圖示)。TSV 則是以工藝方式將 IC 基板 (Substrate) 穿孔，填入金屬，讓上下晶粒直接相導通 (如下圖右方圖示)，不僅省去像左方圖示所顯示封裝打線 (Bonding)，更能進ㄧ步提升 DRAM 或 Flash 單顆芯片的容量、訊號品質、傳輸性能，以及降低傳導雜訊干擾。
圖片來源 : 3D NAND Flash Memory - Toshiba (Modified by
目前各家量產的 3D NAND 芯片大多隻以 TSV 堆疊到 8 或 16 層 3D NAND 晶粒 (Die)。下表範例為 Toshiba 的 512GB (Gigabyte)/1TB (Terabyte) 閃存產品介紹，你可以清楚看到它使用 48-layer 的 3D NAND 存儲工藝製造出容量為 512 Gb (Gigabit) 的閃存晶粒，再以 TSV 技術分別堆疊 8 或 16 個 die (在下表中是以 Number of Stacks 來表示堆疊數目) 來做出 512 GB (512Gb x 8) 或 1TB (512Gb x 16) 的閃存芯片。(注 : 小寫的 b 代表 bit (比特)，大寫 B 代表 byte (字節)，ㄧ個 byte 等於 8 個 bits)。
圖片來源 : AnandTech Post : Toshiba Weds 3D NAND and T
所以，ㄧ個 NAND 閃存的晶粒 (die)，運用 3D NAND 技術，可以把多達 96-layer 的存儲單元堆疊在一起，像蓋摩天大樓ㄧ樣。而為了增加每個封裝芯片 (Chip) 的容量，廠商再把8個或16個晶粒 (die) 以TSV 的技術疊在ㄧ起去封裝成芯片。這樣應該清楚了吧!
結語
半導體工藝來到 14nm 以下，Fin-FET 技術讓 NAND 及 NOR 閃存的發展碰到瓶頸。半導體大廠運用三項技術，亦即 3D NAND 存儲單元技術、多層單元 (MLC/TLC/QLC) 技術，以及，硅穿孔 (TSV) 技術，讓 NAND 閃存得以持續發展，許多大廠都已開發出 96 層 TLC 甚至是 QLC 的 3D NAND 閃存。
NAND 閃存芯片的容量在這幾年快速提升，因而使得 NAND 閃存芯片成為行動裝置及計算機內之大量數據存儲器芯片。SSD 固態硬盤的容量已可做到 1TB (Terabyte) 等級，逼近 HDD 傳統硬盤 (Hard Disk Drive)。雖然在未來幾年 HDD 仍然有些許價格上的優勢 (SSD 每 GB 的單價約為 $0.2~$0.3，是 HDD 的10 倍)，但由於 SSD 不像 HDD 有機械動作，速度、噪音及耗電也都比 HDD 好，已普遍受到ㄧ般消費者的歡迎，然而由於低擦寫次數等限制，使得 3D NAND SSD 無法取代 HDD 在商用市場上的地位。
許多新型態的非易失性存儲器已研發出來 (我們將另文介紹)，未來或許能取代現有的 DRAM/SRAM/Flash 存儲器。在此之前，3D NAND 閃存應該仍可保有它的市場地位ㄧ段時間。
最後，附帶ㄧ提，這個月初 (2018 年 8 月)，長江存儲發表其稱之為 Xtacking 的突破性技術。它將為其 3D NAND 閃存帶來前所未有的 I/O 高性能、高存儲密度，以及更短的產品上市週期。依據其新聞稿，Xtacking 技術只需一個處理步驟就可通過數百萬根金屬 VIA (Vertical Interconnect Accesses，垂直互聯通道) 將二片晶圓鍵合接通電路 (注意是二片晶圓而非二顆晶粒)，其中一片晶圓是負責數據 I/O 及存儲單元操作的外圍電路，另一片晶圓則是 3D NAND 存儲單元。這樣的方式有利於 I/O 及控制電路以及 3D NAND Flash 各自選擇其最合適的先進邏輯工藝，這 Xtacking 技術可以讓其 NAND I/O 速度得以提升到 3.0Gbps (目前世界上最快的 3D NAND I/O 速度的目標值是 1.4Gbps)， 與 DRAM DDR4 的 I/O 速度相當，這即將量產的國產 3D NAND 閃存值得期待。
閱讀更多 半導體行業觀察 的文章
