【導讀：20世紀電子學中最具魅力的革命性的發展是集成電路，其奠定了現代信息社會發展的基礎 。這是·[情報通]·科普系列文章，歡迎閱讀】
The Nanoscale Era for Microelectronics
1948年晶體管發明、1958年集成電路的誕生都是集成電路發展史上具有里程碑意義的重大科技成果。縱觀20世紀微技術的發展，經歷了5個重要階段：20世紀初的機械，40年代的電機，50年代的電真空器件，60年代的晶體管，70年代開始至今的集成電路。集成電路的發展是以平面印刷的微細加工技術為基礎，其依賴的基本器件是金屬氧化物半導體場效應晶體管（MOSFET）。
在數字集成電路中，MOSFET是一個開關，利用晶體管的導通和截止作為信息單元1和0。在MOSFET中，源和漏是開關的兩端，柵的控制信號通過薄的柵氧化層改變溝道中的電場，由柵來控制溝道的開與關。存在兩種類型的MOSFET：NMOS和PMOS，其差別在於溝道的導電載流子不同，NMOS是電子，PMOS是空穴，因此，開關的開啟電壓存在極性差別。集成電路發展的初期，一個芯片上僅集成幾百個晶體管。1965年，Moore歷史性地觀察發現一個規律：市場的需求（同時也是半導體工業的反應）在每一年半到兩年的時間內，芯片的功能翻一番，並在1975年確定為集成電路中的晶體管數量每兩年增加一倍，這就是集成電路發展中的“摩爾定律”。集成電路遵循按比例縮小的規律發展，不斷縮小其特徵尺寸，進入了微米尺度，即微電子發展階段。
1965年Moore預計集成電路發展規律時，集成電路芯片上只有幾百個晶體管，經過四十多年的發展，目前，集成電路芯片上已集成了上億個晶體管，其按比例縮小發展的內在規律使得晶體管的速度更快、功耗更小。在宏觀物理範疇中，即集成電路的特徵尺寸大於等於0.13μm之前，等比例縮小規律對性能提高有很大益處。微電子發展到20世紀末仍處在宏觀物理學範疇內，人們可盡享集成電路按比例尺寸縮小發展所帶來的好處。但進入21世紀後，當微電子的特徵尺寸縮小到納米尺度，進入介觀物理學範疇時，按比例縮小發展規律遇到了新的挑戰。
1993年，在集成電路進入超大規模集成電路（VLSI）時，有微電子專家曾定義，納米電子學是VLSI中集成元素的特徵尺寸小於0.1μm。進入21世紀後，微電子的特徵尺寸在2004年進入了90nm節點，標誌著微電子進入了納米時代，這個尺度和半導體中電子的德布羅意波長相當。在固體電子學中，半導體中的電子也具有波粒二相性，其波動性表現為：電子的空間位置分佈在動量空間中遵循概率波波函數規律，其波長為100nm尺度，在這個尺度中，電子的量子效應將起重要作用。
按照ITRS2009年的預計，微電子進入納米時代後，按比例尺寸縮小的規律繼續發展，2007年達到65nm，2010年達到45nm，2013年達到32nm，2016年達到22nm，2019年達到16nm，2022年達到11nm，2024年達到9nm，發展趨勢是逐步走向MOSFET的理論極限，即從介觀物理範疇到微觀物理範疇。當集成電路特徵尺寸低於32nm後，晶體管有效柵長將低於15nm。
有效柵長低於15nm之後，微電子將面臨一系列科學難題。
（1）柵的漏電增加，晶體管的靜態功耗增加。當有效柵長低於15nm後，柵控制溝道電流的隔離層——柵氮氧化層厚度已減至1.5nm以下。量子力學隧道效應將顯著增加柵的漏電流，這將增加晶體管的關態功耗。同時，短溝道效應要求增加溝道中的摻雜濃度，這將使得溝道中載流子的遷移率下降，影響驅動電流。
（2）短溝道效應影響擴大。由於溝道偏短，源區和漏區的內建電勢滲透到溝道深處，將會導致柵電極喪失控制溝道電勢的能力。同時，在晶體管關斷時，由於源漏之間的量子力學隧穿效應產生亞閾值漏電流，導致關態電流增加，增加靜態功耗。
（3）提高驅動電流，要求不斷提高載流子的遷移率。在CMOS特徵尺寸進入65nm後，採用應力工程的新工藝來提高載流子遷移率，45nm、32nm及22nm均不斷髮展新的應力工程器件。N溝道MOSFET採用覆蓋介質膜對溝道中硅晶體產生應力，載流子遷移提高20%。P溝道MOSFET採用嵌入SiGe合金到源漏區對溝道硅晶體產生應力，載流子遷移率提高30%。22nm後，要採用遷移率更高的SiGe和Ⅲ-V族半導體新材料。
（4）低維晶體管的電場控制。當有效柵長進入亞納米範圍（小於10nm）時，溝道的厚度大大減薄，體硅MOS的溝道變成薄膜SOIFET。為了加強對薄膜SOIFET溝道中電子的靜電控制，未來晶體管結構將從三維（體硅FET）向二維（薄膜SOIFET）發展，進而發展到一維（納線基FET）。在低維FET中，由於量子力學的原因，載流子的輸出機理以彈道輸運為主，為增強其輸運速度，採用雙重柵或環柵的新結構。
（5）“後CMOS”發展階段中新器件的選擇。當集成電路的特徵尺寸進入亞納米，CMOS柵長只有幾納米，介質層厚度只有幾個原子層時，也就進入“後CMOS”發展階段。有很多新的器件在發展研究，但目前都不成熟，誰將成為集成電路的主流器件尚不清楚。
微電子進入納米時代後，發展趨勢有兩條科學路線：其一是繼續按從上到下的方法，以CMOS技術為基礎，不斷改變柵結構，改變溝道材料，增強控制電子的能力；其二是從下到上的新思路，採用新的器件結構，走自組裝的發展方法。下圖給出未來近十年第一種方法的發展示意圖。
【注：[情報通]致力於成為新時代互聯網優質信息的發佈空間，圖文均源自網絡，如有侵權即刻刪除】
閱讀更多 情報通 的文章
