大家好,我是痞子衡,是正經搞技術的痞子。今天痞子衡給大家分享的是恩智浦i.MXRT1170 上Cortex-M4內核的L-MEMECC功能。
本篇是 《簡析 i.MXRT1170 Cortex-M7 FlexRAM ECC 功能特點、開啟步驟、性能影響》 的姊妹篇,我們知道 i.MXRT1170 是雙核 MCU,主核 Cortex-M7 的 TCM ECC 由 FlexRAM 模塊負責,那麼從核 Cortex-M4 的 TCM 有沒有 ECC 呢?如果有的話,是由哪個模塊負責的呢?本篇給你解答。
老規矩先來看一下 Cortex-M4 下的系統內存映射表,不同類型的存儲由不同的 ECC 控制器來守護,從表中看,CM4 的 TCM 也是有 ECC 功能的,ECC 功能集成在了 L-MEM 控制器裡,所以今天我們來聊一聊 L-MEM 的 ECC 功能。
一、L-MEM ECC 功能簡介
1.1 L-MEM 特點
我們先來看下 i.MXRT1170 的 CM4 內核系統框圖,L-MEM 是專門為 CM4 內核設計的,其管理的 TCM 空間僅能由 CM4 訪問。在框圖中,L-MEM 中物理 SRAM 總大小是 256KB,細心的你可能發現了上面那張系統內存映射表中還有個 256KB OCRAM(M4),這個 OCRAM 與 L-MEM 是什麼聯繫?其實它倆指向的是同一塊物理 SRAM,只不過 CM4 內核是從 TCM 地址空間直接訪問 SRAM,而從 OCRAM(M4)地址空間去訪問 SRAM 相當於多繞了一級(速度變慢,所以不建議 CM4 訪問 OCRAM(M4)空間,這個地址空間主要是給 CM7 訪問的)。
我們知道支持 ECC 功能,需要有額外空間來存儲 ECC 校驗值,那麼 L-MEM 的 ECC 校驗值是存在哪裡的呢?關於這個細節在下一節裡展開聊。
1.2 關於 ECC 設計細節
關於 ECC 基本概念,參看《簡析 i.MXRT1170 Cortex-M7 FlexRAM ECC 功能特點、開啟步驟、性能影響》 的 1.2 節,這裡不予贅述。
1.2.1 ECC 檢驗能力
L-MEM 中每 4bytes 數據就會計算出一個 ECC 校驗值(7bits),ECC 校驗值都被放在了 ECC RAM 區域裡。這裡必須要特別介紹一下 ECC RAM 區域,不同於 FlexRAM ECC 會有專門的獨立 RAM 空間用於存放 ECC 校驗值,L-MEM 的 ECC 校驗值是緊跟著放在每個 32bit 數據後面的,用戶訪問到的 L-MEM 是 32bit 數據線,但其實芯片內部設計 L-MEM 是 39bit 數據線,其中高 7bit 就是專門用來存放 ECC 校驗值的。
存儲類型ECC 校驗數據塊大小ECC 校驗值長度ECC 校驗能力 Raw NAND512 bytes4 bytes5-bit 檢錯,4-bit 糾錯 L-MEM4bytes7bits2-bit 檢錯,1-bit 糾錯1.2.2 ECC 錯誤觸發處理
關於 ECC 錯誤處理,可根據如下 MCM 寄存器(不要懷疑,L-MEM ECC 的控制就是在 MCM 裡實現的)來操作,首先當然是在 LMPECR 寄存器中使能 multi-bit ECC Error,當有 2-bit 及以上錯誤發生時,系統會觸發 NonMaskableInt_IRQn(中斷號是 -14),在中斷處理程序裡找到相應的發生 ECC 錯誤的地址,對這個地址重新寫一次初始化數據(按 ECC 校驗塊長度一次性寫入),最後清除 LMPEIR 寄存器裡的相應狀態位。
需要注意的是,上述處理流程僅對 L-MEM 中存放的是普通業務數據且發生 ECC 錯誤時有效,如果 ECC 錯誤發生在關鍵代碼段或變量段中,這個處理是不適用的,因為這種 ECC 錯誤可能會造成程序崩潰。
OffsetRegister 400hTCRAML ECC control Register (LMDR0) 404hTCRAMU ECC control register (LMDR1) 480hLocal Memory Parity & ECC Control Register (LMPECR) 488hLocal Memory Parity & ECC Interrupt Register (LMPEIR)二、開啟 L-MEM ECC 的步驟
L-MEM ECC 需要按照標準步驟去開啟,需要特別注意的是開啟 ECC 操作的代碼不能放在待開啟 ECC 的 L-MEM 空間裡,因此不管是 XIP 還是 Non-XIP 應用程序,最好是用一個二級 loader(這個 loader 可以鏈接在固定 OCRAM1/2 空間裡,或者 XIP)來完成 ECC 開啟操作然後再加載應用程序執行。痞子衡給瞭如下示例 loader 代碼工程,代碼裡主要有四個步驟:
參考代碼:
https://github.com/JayHeng/cortex-m-apps/blob/master/apps/coremark_imxrt1176/cm4_loader/loader.c
2.1 激活 L-MEM ECC 特性
芯片出廠,默認是沒有激活 L-MEM ECC 特性的,如果需要開啟 L-MEM ECC,需要燒寫 efuse,fusemap 中 0x840[2]對應的是 MECC_ENABLE bit,這個 bit 不僅控制 MECC 模塊,也同時控制了 L-MEM ECC 特性,我們需要將這個 bit 燒寫成 1,才能激活 L-MEM ECC 特性。
2.2 使能 L-MEM 的 ECC
現在需要使能 L-MEM ECC,在 i.MXRT1170 參考手冊裡的 MCM 章節可以找到 LMDR0/1 寄存器定義,其中 bit3 就是用來分別控制 TCRAML(對應 ITCM)和 TCRAMU(對應 DTCM)的 ECC 開關。特別注意,這裡的 MCM 模塊寄存器僅能在 CM4 下被訪問。
操作函數代碼如下:
<code> 1void enable_lmem_tcm_ecc(void) 2{ 3 // Check eFuse 0x840[2] - MECC_ENABLE bit 4 while (!(OCOTP->HW_OCOTP_FUSE004 & 0x4)); 5 6 // MCM->LMPECR[9,1] - Enable TCRAM ECC 1-bit/Multi-bit IRQ 7 *(uint32_t *)0xE0080480 |= 0x303; 8 9 // MCM->LMDR0[3] - Enable TCRAML ECC 10 *(uint32_t *)0xE0080400 |= 0x0B; /* Enable CM4 TCRAM_L ECC */ 11 // MCM->LMDR1[3] - Enable TCRAMU ECC 12 *(uint32_t *)0xE0080404 |= 0x0B; /* Enable CM4 TCRAM_U ECC */ 13}/<code>
2.3 初始化 L-MEM 的 ECC 值
L-MEM ECC 開啟了之後,此時還不能隨機訪問 L-MEM,因為初始 ECC 校驗值還沒有填充,如果這時候去讀 L-MEM 會產生錯誤。我們首先需要將會用到的 L-MEM 空間全部初始化一遍(就是以 ECC 校驗數據塊大小對齊方式從頭到尾寫入一遍,寫入內容不限,正常用全 0)。
操作函數代碼如下:
<code> 1#define ITCM_START 0x1FFE0000 2#define ITCM_SIZE (128*1024U) 3#define DTCM_START 0x20000000 4#define DTCM_SIZE (128*1024U) 5 6void init_lmem_itcm_ecc(void) 7{ 8 for (uint32_t i = 0; i < ITCM_SIZE; i += sizeof(uint32_t)) 9 { 10 *(uint32_t *)(ITCM_START + i) = 0; 11 } 12} 13 14void init_lmem_dtcm_ecc(void) 15{ 16 for (uint32_t i = 0; i < DTCM_SIZE; i += sizeof(uint32_t)) 17 { 18 *(uint32_t *)(DTCM_START + i) = 0; 19 } 20} /<code>
2.4 加載應用程序執行
當 L-MEM 初始 ECC 校驗值已經被填充之後,此時便可以正常隨機讀寫 L-MEM 了。如果此時加載的是一個在 ITCM 裡執行並且 data 段在 DTCM 裡的應用程序,可以參考痞子衡前面給出的示例 loader 工程。
這是 loader 工程完整主函數代碼,其中 memcpy 那一句代碼裡的 cm4_app_code 是應用程序 binary 數組(用 Python 腳本將應用程序工程生成的 .bin 文件轉換成 C 語言數組放到 loader 工程源文件裡)。
<code> 1#define APP_START 0x1FFE0000U 2 3int main(void) 4{ 5 enable_lmem_tcm_ecc; 6 init_lmem_itcm_ecc; 7 init_lmem_dtcm_ecc; 8 9 // Copy image to RAM. 10 memcpy((void *)APP_START, cm4_app_code, APP_LEN); 11 12 uint32_t appStack = *(uint32_t *)(APP_START); 13 uint32_t appEntry = *(uint32_t *)(APP_START + 4); 14 15 // Turn off interrupts. 16 __disable_irq; 17 18 // Set the VTOR to default. 19 SCB->VTOR = APP_START; 20 21 // Memory barriers for good measure. 22 __ISB; 23 __DSB; 24 25 // Set main stack pointer and process stack pointer. 26 __set_MSP(appStack); 27 __set_PSP(appStack); 28 29 // Jump to app entry point, does not return. 30 void (*entry)(void) = (void (*)(void))appEntry; 31 entry; 32} /<code>
三、ECC 對內存訪問性能的影響
L-MEM 開了 ECC 後,訪問性能會有一定降低,畢竟數據訪問中插入了額外的 ECC 校驗工作,不過據說影響非常小。我們來做個測試,痞子衡就用經典的 benchmark 程序(Coremark)來測試 ECC 對 L-MEM 的影響,測試工程如下:
Coremark 工程:
https://github.com/JayHeng/cortex-m-apps/tree/master/apps/coremark_imxrt1176/bsp/build7804_cm4_loader
需要特別提醒的是,我們知道 i.MXRT1170 CM4 內核最高可以配置到 480MHz,但是開了 L-MEM ECC 後,為了保證訪問可靠性,此時 CM4 內核最好是工作在 360MHz,下面的 coremark 結果也是在 360MHz 主頻下得到的:
Benchmark 類型L-MEM ECC 開關Benchmark 結果 coremark關閉Total ticks : 813867Total time (secs): 25.433344
Iterations/Sec : 1179.553907
Iterations : 30000
CoreMark 1.0 : 1179.553907 coremark開啟Total ticks : 813868
Total time (secs): 25.433375
Iterations/Sec : 1179.552458
Iterations : 30000
CoreMark 1.0 : 1179.552458
從 benchmark 結果來看,ECC 是否開啟對性能影響特別小,可以忽略,當然 benchmark 測試並不是特別精確地反映了性能影響,底下有空痞子衡會再專門用 memcpy 函數來測試性能影響。
至此,恩智浦 i.MXRT1170 上 Cortex-M4 內核的 L-MEM ECC 功能痞子衡便介紹完畢了,掌聲在哪裡~~~