Verilog HDL是世界上最流行的兩種硬件描述語言之一，以文本形式來描述數字系統硬件的結構和行為，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統所完成的邏輯功能。
教程內容
本教程是為幫助初學者快速學習和掌握Verilog語言而特別錄製的，以夏宇聞教授的《Verilog數字系統設計教程》為教材，共7集。主要介紹了Verilog HDL 基本語法，如：常用Verilogy語法：模塊的結構、數據類型、運算符與表達式、賦值語句和塊語句、條件語句、循環語句、生成語句、結構說明、任務和函數說明語句、常用的系統任務、調試用的系統任務、常用編譯預處理語句等，由廣州周立功單片機科技有限公司錄製。
分享到:
閱讀更多 電子工程世界 的文章
