隨著AI技術的高速發展，它依託的硬件平臺之一的FPGA成為了近期的熱點。眾所周知，FPGA產業中，intel（原Altera）和Xilinx兩大巨頭佔絕對優勢，今天，我們來看一下FPGA領域的“新兵”——Achronix為我們帶來的不一樣”味道“的FPGA，這就是eFPGA。
FPGA的創新曆程
不同於intel和Xilinx，Achronix除了供應名為Speedster的獨立FPGA外，還供應Speedcore系列的eFPGA。前者憑藉超高的性價比，搶佔了一些承擔不起A和X費用，但又對性能有一定需求的客戶；後者則憑藉嵌入式FPGA（eFPGA）這個創新概念，引起了市場的廣泛討論和高度關注。。根據Achronix的介紹，eFPGA的出現能為高性能通信與計算應用的SoC提供加速，與獨立的FPGA相比，Speedcore eFPGA更是提供了成本降低90%，功耗降低59%，帶寬提升10倍和延遲降低90%等優點。
Achronix的產品系列
但Achronix似乎對現在的速度不甚滿意。他們正在探求更多的方法去推動FPGA進步。
定製單元塊是一個重要拼圖？
為此，Achronix推出一款叫做“Speedcore Custom Blocks定製單元塊”的產品，這是基於Speedcore eFPGA的一項創新功能，可支持客戶實現更靈活的功能定製。
根據他們的說法，這個技術能夠大幅度縮減芯片晶粒的大小及功耗、提升性能，且可分佈在eFPGA的內部結構中。更重要的一點是可與客戶聯合定義特定功能的單元塊，加上高效實現了數據流通量最大化，這就使得它能支持一些以前在獨立FPGA上無法實現的功能。
Speedcore Custom Blocks定製單元塊帶來芯片面積的縮小
由下圖我們可以看出，引入客戶定義的功能塊之後，可以根據客戶需求引入一些“硬化IP”，靈活地配置DSP、BRAM和LUT等。因為同樣面積和能耗下，專用芯片能容納的邏輯是FPGA的10倍以上，就能夠大大節省FPGA的面積，提高效率，還能保持FPGA的靈活性。
Custom Blocks定製單元塊在Speedcore中的實現
Achronix市場營銷副總裁Steve Mensor表示，在需要並行比較器陣列的大型字符串搜索功能的應用場景下采用他們的定製方案，芯片面積可以縮減超過90%；Barrel shifter和二進制位處理結構也可以在Speedcore Custom Blocks定製單元塊中完全實現，從而在同樣的面積中實現更大的、更精妙的應用，提升了可獲得的頻率。
在實際的應用範例中，Achronix的這套Speedcore Custom Blocks定製單元塊方案也獲得了不錯的表現效果：
例如為實現YOLO的目標識別功能，執行AI卷積神經網絡的FPGA就需要大量的DSP和存儲單元。但採用了Achronix的Custom Blocks定製單元塊方案之後，就能將實現這個功能的芯片面積縮減35%。
用一張圖簡述eFPGA的創新之處
而要實現這種芯片面積縮減，則需要客戶和Achronix的緊密配合：雙方首先要對應用負載進行深入的分析，對性能和/或面積瓶頸的重複性功能評估，尋找出需要硬化的部分，然後藉助Achronix的ACE設計工具完成設計。這個工具也是Achronix的一大優勢產品，Steve Mensor強調。
Achronix方面表示，ACE設計工具全面支持這個客製化設計，可以與存儲器和DSP單元塊相同的方式，提供從設計捕獲到比特流生產和系統調試等功能。他們還會為客戶的每個客製化定製開發包含驗證規則的GUI界面，使用這個GUI能夠自動創建各設計所需用到的組件。
另外，ACE還含括了Speedcore Custom Blocks定製單元塊所有配置的完整的時序細節，支持ACE去完成各種設計基於時序的佈局和佈線。客戶可以用強大的版圖規劃器來優化設計，併為所有的單元實例去制定局域或者定點的任務安排。
ACE還包含一個關鍵路徑分析工具，它可以支持客戶去分析時序。客戶還可以使用ACE強大的Snapshot嵌入式邏輯分析儀，去創建複雜的觸發器並展示Speedcore內的實時信號。
隨著AI技術的發展，FPGA市場會從原來的兩大陣營發展成百花齊放的狀態，讓我們共同期待FPGA市場的多元化吧！
更
多
精
彩
閱讀更多 電子曰 的文章
