随着AI技术的高速发展，它依托的硬件平台之一的FPGA成为了近期的热点。众所周知，FPGA产业中，intel（原Altera）和Xilinx两大巨头占绝对优势，今天，我们来看一下FPGA领域的“新兵”——Achronix为我们带来的不一样”味道“的FPGA，这就是eFPGA。
FPGA的创新历程
不同于intel和Xilinx，Achronix除了供应名为Speedster的独立FPGA外，还供应Speedcore系列的eFPGA。前者凭借超高的性价比，抢占了一些承担不起A和X费用，但又对性能有一定需求的客户；后者则凭借嵌入式FPGA（eFPGA）这个创新概念，引起了市场的广泛讨论和高度关注。。根据Achronix的介绍，eFPGA的出现能为高性能通信与计算应用的SoC提供加速，与独立的FPGA相比，Speedcore eFPGA更是提供了成本降低90%，功耗降低59%，带宽提升10倍和延迟降低90%等优点。
Achronix的产品系列
但Achronix似乎对现在的速度不甚满意。他们正在探求更多的方法去推动FPGA进步。
定制单元块是一个重要拼图？
为此，Achronix推出一款叫做“Speedcore Custom Blocks定制单元块”的产品，这是基于Speedcore eFPGA的一项创新功能，可支持客户实现更灵活的功能定制。
根据他们的说法，这个技术能够大幅度缩减芯片晶粒的大小及功耗、提升性能，且可分布在eFPGA的内部结构中。更重要的一点是可与客户联合定义特定功能的单元块，加上高效实现了数据流通量最大化，这就使得它能支持一些以前在独立FPGA上无法实现的功能。
Speedcore Custom Blocks定制单元块带来芯片面积的缩小
由下图我们可以看出，引入客户定义的功能块之后，可以根据客户需求引入一些“硬化IP”，灵活地配置DSP、BRAM和LUT等。因为同样面积和能耗下，专用芯片能容纳的逻辑是FPGA的10倍以上，就能够大大节省FPGA的面积，提高效率，还能保持FPGA的灵活性。
Custom Blocks定制单元块在Speedcore中的实现
Achronix市场营销副总裁Steve Mensor表示，在需要并行比较器阵列的大型字符串搜索功能的应用场景下采用他们的定制方案，芯片面积可以缩减超过90%；Barrel shifter和二进制位处理结构也可以在Speedcore Custom Blocks定制单元块中完全实现，从而在同样的面积中实现更大的、更精妙的应用，提升了可获得的频率。
在实际的应用范例中，Achronix的这套Speedcore Custom Blocks定制单元块方案也获得了不错的表现效果：
例如为实现YOLO的目标识别功能，执行AI卷积神经网络的FPGA就需要大量的DSP和存储单元。但采用了Achronix的Custom Blocks定制单元块方案之后，就能将实现这个功能的芯片面积缩减35%。
用一张图简述eFPGA的创新之处
而要实现这种芯片面积缩减，则需要客户和Achronix的紧密配合：双方首先要对应用负载进行深入的分析，对性能和/或面积瓶颈的重复性功能评估，寻找出需要硬化的部分，然后借助Achronix的ACE设计工具完成设计。这个工具也是Achronix的一大优势产品，Steve Mensor强调。
Achronix方面表示，ACE设计工具全面支持这个客制化设计，可以与存储器和DSP单元块相同的方式，提供从设计捕获到比特流生产和系统调试等功能。他们还会为客户的每个客制化定制开发包含验证规则的GUI界面，使用这个GUI能够自动创建各设计所需用到的组件。
另外，ACE还含括了Speedcore Custom Blocks定制单元块所有配置的完整的时序细节，支持ACE去完成各种设计基于时序的布局和布线。客户可以用强大的版图规划器来优化设计，并为所有的单元实例去制定局域或者定点的任务安排。
ACE还包含一个关键路径分析工具，它可以支持客户去分析时序。客户还可以使用ACE强大的Snapshot嵌入式逻辑分析仪，去创建复杂的触发器并展示Speedcore内的实时信号。
随着AI技术的发展，FPGA市场会从原来的两大阵营发展成百花齐放的状态，让我们共同期待FPGA市场的多元化吧！
更
多
精
彩
閱讀更多 電子曰 的文章
