外部提供时钟信号,常需要外挂一颗晶振,那么如何结合晶振的负载电容计算外匹配电容容值?以及在晶振振荡电路设计时需注意哪些事项?
1. 晶振的负载电容
定义:指在电路中跨接晶体两端的总的外界有效电容,是晶振要正常震荡所需要的电容。(一般指分别接在晶振的两个脚上和对地的电容,一般在几十PF)
计算方法:即从晶体两端看进去电容的总和
注:CL1 =CL2 ≈Cg (一般晶振两端所接电容是所要求的负载电容的两倍)
Cg 和Cd指的是晶体振荡电路输入管脚到GND的总电容,其容值为以下三个部分的和:
● 需加外晶振主芯片管脚芯到GND的寄生电容 Ci 或Co
● 晶体震荡电路PCB走线到到GND的寄生电容CPCB (经验值一般3-5pF)
● 电路上外增加的并联到GND的外匹配电容 CL1 后CL2
CS为晶体两个管脚之间的寄生电容(又名晶振静态电容或Shunt Capacitance),在晶体的文档资料上可以找到具体值,一般0.2pF~8pF不等。(如下图中Co)
晶振负载电容取值直接关系到调频的准确度。如果负载电容不够准确,那么买来的晶体准确度就会差
晶振匹配电容的注意事项:
1. 外部电容值与晶体自身电容值一定要区分开
2. 一般情况下,增大晶体的负载电容(C1、C2的值)将会使晶体振荡频率下降
3. 负载电容越大,其振荡越稳定,但是会增加起振时间
4. 当晶体振荡器的波形出现削峰、畸变时,这一般是由于过驱动导致,可以通过串联一个负载电阻解决,电阻值一般在几十k到几百k (如下图R2)
5. 如果要稳定波形和使振荡器容易起振,则可以通过并联一个1M到10M的反馈电阻(如下图R1)
6. 匹配电容:负载电容是指晶振要正常震荡所需要的电容。一般外接电容,是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑IC输入端的对地电容。
一般晶振两端所接电容是所要求的负载电容的两倍。这样并联起来就接近负载电容了。
7. 负载电容是指在电路中跨接晶体两端的总的外界有效电容。
它是一个测试条件,也是一个使用条件。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。
8. 一般情况下,增大负载电容会使振荡频率下降,而减小负载电容会使振荡频率升高。
閱讀更多 硬件修煉之路 的文章