Gen-Z, 随5G而来的高速线接口

Gen-Z

Gen-Z 其实是一堆行业巨头不满意 Intel 技术垄断和演进的情况下，合作搞出的新型高速互连标准，AMD、ARM、博通、Cray、戴尔 EMC、HPE、华为、IBM、联想、Mellanox (NVIDIA)、美光、红帽、三星、希捷、SK 海力士、西数、赛灵思等等都在其中，从唐僧_huangliang分享的数据来看，CPU，模组，网络，服务器，存储，连接器，操作系统，硬盘，FPGA的龙头老大都已经齐聚一堂，好像也看到无处不在的大陆连接器线缆龙头大哥，立迅精密,我们相信在各位大哥的栽培下，将来Gen-Z一定能在5G时代流行.

Gen-Z标准的协会会员

关于Gen-Z

Gen-Z架构专注于提供高效率、高带宽和低延迟.

Gen-Z 面向数据中心和服务器市场，是一种以内存为中心的总线结构式协议，具备高带宽、低延迟、先进工作负载、良好兼容性和经济性等优点.

通过利用经过验证的装载/存储模型实现高效率。简化了Gen-Z硬件接口层，从而最大限度地减少了对软件层的需求。消除这种复杂性、开销和诱导系统延迟可以显着提高系统性能。

高带宽以两种方式实现。Gen-Z支持非对称通信路径，这意味着可以将更多通道专用于读取路径而不是写入路径，反之亦然。此外，Gen-Z支持多种信令速率，包括16,25,32,56和112 GT / s,总而言之，这些功能将使Gen-Z能够跟上行业不断增长的速度需求，同时还允许将Gen-Z通信路径调整为特定的工作负载流量模式.

通过减少软件堆栈来实现低延迟,与传统的服务器存储和大量分层的网络堆栈不同，Gen-Z采用轻量级软件接口，直接对硬件进行内存读写操作.

Gen-Z为何又开始受关注

不久前，Intel 出货了支持 PCIe 5.0 的新款 Agilex FPGA（英特尔预计客户将使用Agilex FPGA开发网络，5G，人工智能和加速数据分析解决方案，称该芯片可提供更快的网络吞吐量和更低的延迟，此外，微软表示，它计划利用FPGA在Azure云服务，必应和其他数据中心服务中加速实时人工智能，网络和其他应用或基础设施），并采用 10nm 工艺，现在，Gen-Z 联盟又发布了这一高速互连标准的最新 1.1 版本，也加入了 PCIe 5.0.

AMD 刚刚引领开启了 PCIe 4.0 时代，下一代的 PCIe 5.0 标准就已经开始上路了，PCIe 3.0 标准还是遥远的 2010 年发布的，所以在制定新标准的时候，PCI-SIG 组织同步规划了 PCIe 4.0、PCIe 5.0，其中后者已在今年 5 月底完工，这意味着产业随时可以利用它打造相关技术和产品了。

Gen-Z 1.0 标准采用 PCIe 物理层和修改的 IEEE 802.3 以太网电气层标准，但在物理层上只定义了 PCIe 4.0，因此每通道速度最快只有 25GT/s，要想充分利用标准的全部性能，也必须满足 PHY 物理层面的所有规定.

Gen-Z 1.1 则引入了 PCIe 5.0，每通道速度提高到 32GT/s，同时在比较宽松的技术限制下，就可以实现 Gen-Z-E-PAM4-50G-Fabric 链接，原始数据率 53.125GT/s，一切都以达到更高的传输速度、更低的延迟为目标，毕竟这也是该标准的初衷.

更多技术细节这里就不具体展开了，相信未来也会有越来越多的 PCIe 5.0 技术和产品迅速出现，至于说过渡性质比较大的 PCIe 4.0 是不是就没价值了，当然也并非如此，毕竟全面商用和普及 PCIe 5.0 仍需时日，对于很多渴求高带宽的高性能计算、网络应用来说，PCIe 4.0 已经可以解决燃眉之急，后续过渡到 PCIe 5.0 也非常方便.

Gen-Z高速接口大揭秘

不久前，GEN-Z还没有炙手可热，最近德意,TE,Molex,立迅,HST,KS等业界高速线大厂，都有开始重新推广GEN-Z产品，从唐僧_huangliang分享的数据来看，Gen-Z高速接口的优势.

另类RSD：复用PCIe pin提升整体内存带宽

Gen-Z可以连接3D XPointMemory吗？我想Intel应该不太可能为Apache Pass提供Gen-Z接口吧；除了DRAM主内存之外，Gen-Z也可以用于连接处理器和SCM存储级内存、GPU/FPGA等，通过引入Gen-Z Switch还可以实现多个资源池的通用互连.

如果有Gen-Z Fabric Switch，它还能用于服务器外部互连，在机架级池化内存这个场景中，Gen-Z还提供了复用PCIe引脚来提升整体内存带宽的能力.

上图应该只是一个Demo，可以通过Gen-Z连接的组件包括SoC、DRAM内存、Flash闪存、SCM、GPU、高性能GPU（尺寸较大）、FPGA模块等.

在更小连接器上跑出更高带宽（25-100GB/s）

于当前PCIe生态系统的发达，支持Gen-Z的系统可能会包含Gen-Z接口逻辑+ PCIe Root Complex的组合，物理配置上二者都可以通过Switch来扩展。PCIe不需要操作系统改动，而Gen-Z也利用逻辑PCI设备（LPD）的概念采取了类似的支持策略.

通过Switch，Gen-Z还支持I/O组件在多个系统（主机）之间的共享，号称可以较低的成本和复杂性提供PCIe MR-IOV的主要价值。在我印象中使用MR-IOV的服务器产品不多，DellPowerEdge VRTX是其中一款，主要是实现了Shared PERC8 RAID卡在刀片服务器之间的共享.

看到Gen-Z 112GT/s的速率，我猜测每个通道使用了4x28G SerDes（衍生自网络常用的IEEE 802.3 PHY），所以我们看到Gen-Z1C的连接器比PCIe x1要长一些（主要是信号部分金手指较多），这一点看2C和4C插槽更加明显。

按4个28G SerDes实际跑到100Gb/s有效速率来计算，Gen-Z 1C的双向带宽是25GB/s，4C就是100GB/s，已经超过了连接器尺寸更长的PCIe Gen4 x16（双向接近64GB/s）。至于112、224和448GB/s这几个数值，不知是多少年后Roadmap上的吧？

对于前文中提到和PCIe共用引脚的情况，应该是Gen-Z也能兼容PCIe的PHY，此时速率应该就没有优势了，只是上面跑不同的协议.