PCB設計中關於反射的那些事(3- 一些經驗公式)

如果你還記得的話,我在前面(請在“往期精選-信號”查看)是展示過這張圖片的,給大家展示的這張圖其實是非常有代表意義的:

PCB設計中關於反射的那些事(3- 一些經驗公式)

這是一個1GHz的信號,上升沿大概在0.1ns左右。大家想到了什麼?

是的,DDR3的時鐘信號。

五倍頻諧波合成一個波形,上升沿時間為信號週期的十分之一,符合我們一切對信號完整性的預期。

該信號五倍頻率處的這個諧波稱之為最高次有效諧波,我們前文中說的集總參數與分佈參數界限的λ/20,指的就是最高次有效諧波的λ/20。所以一個1GHz的信號(注意這裡說的是信號,不是正弦波),通常他的λ/20是60mil。

但是否每個波形的最高次有效諧波都是信號的五倍頻呢?並不一定,大家看下面兩幅圖:

PCB設計中關於反射的那些事(3- 一些經驗公式)


PCB設計中關於反射的那些事(3- 一些經驗公式)

這是兩個頻率為500MHz的信號,他們週期相等,幅值也相等,但是上升沿不一樣。很明顯,上升沿較抖的紅色信號直到9倍頻處還有較為明顯的頻率分量,而上升沿較緩的藍色信號在三倍頻以後的頻率分量就非常少了。

什麼時候會出現這種狀況呢,不是說好了上升沿時間為信號週期的十分之一嗎?

由於工藝的不斷更新換代,芯片的die電容不斷減小,現在大量的100MHz信號的上升沿達到了0.2ns甚至更少,高速先生不久前就碰到過66MHz的信號反射非常嚴重的。

同樣是因為工藝的原因,按照上升沿時間為信號週期的十分之一計算的話,25Gbps信號的上升時間應為8ps,臣妾做不到啊!所以在802.3bj中,要求的25G信號的上升沿為9.6ps(20%-80%)。而在現在的高速無源鏈路上只關心到信號中心頻率的兩倍頻處,再高的頻率分量由芯片來給你保證了。

為了輔助我們得出最高次有效頻率,我們還有這些經驗公式:0.35/Tr,0.5/Tr••••••其中Tr單位使用ns的話,得到的頻率為GHz,兩個公式的區別在於對最高次有效諧波定義的嚴格與否。

等等!各位看官不要走!如果您覺得這樣計算最高次有效諧波的波長再除以二十再跟傳輸線長度來進行對比來判斷是集總參數還是分佈參數再去決定是否考慮傳輸線效應太麻煩的話,這裡還有個最簡單的:

PCB設計中關於反射的那些事(3- 一些經驗公式)

就是這個了,如果上升時間小於六倍的傳輸延時,我們需要考慮傳輸線效應,稱之為高速。

最後,讓我們來對比一下兩種方法算出來的分佈參數與高速有何不同,拿我們最開始的DDR3的波形舉例:

上升時間Tr為100ps;

高速的臨界條件為傳輸延時為16.6ps;

16.6ps傳輸的長度為100mil;

100mil為3GHz正弦波的λ/20;

3GHz約等於使用0.35/Tr來算最高次諧波3.5GHz;

如果使用0.5/Tr來算最高次諧波的話,他的最高次諧波為5GHz;

回到文章頂部看我們最開始分享的那張圖••••••

其實我們用有效頻率的二十分之波長來定義分佈/集總參數與用六分之上升時間來定義高速/低速信號是完全一樣的東西啊。


分享到:


相關文章: