引言： 我們在進行FPGA原理圖和PCB設計時，都會涉及到FPGA芯片管腳定義和封裝相關信息，本文就Xilinx 7系列FPGA給出相關參考，給FPGA硬件開發人員提供使用。通過本文，可以瞭解到：
- Xilinx 7系列FPGA管腳是如何定義的
- 原理圖設計時如何下載FPGA管腳文件（Pinout文件）
1.Xilinx7系列FPGA管腳定義
表1-1列出了7系列FPGA封裝中的管腳定義。注意：表1-12有單獨列出的專用通用用戶I/O，也有標記IO_LXXY_ZZZ#或者I/O_XX_ZZZ_#標識的多功能I/O，其中ZZZ代表一種或幾種附加的功能。如果多功能I/O不用做特殊用途，它們可以當作普通I/O使用，這一點我們在硬件設計時要注意。
表1-1、Xilinx 7系列FPGA管腳定義
FPGA的器件管腳按照Bank進行劃分，每個Bank獨立供電，以使FPGA I/O適應不用電壓標準，增強I/O設計的靈活性。每個用戶Bank包括50個I/O管腳或者24對差分對管腳（48個差分信號），Top和Bottom各一個單端管腳。圖1給出了K325T芯片用戶Bank IO原理圖舉例。
圖1、K325T芯片用戶Bank IO原理圖
在圖中，我們可以看到紅色圈住的兩個單端信號，綠色線條圈住的_CC時鐘管腳不用作時鐘輸入時可以作為用戶I/O來使用，另外，還可以看到藍色標記的VREF管腳，當該BANK I/O用作DDR內存接口時，需要提供偽差分所需的閾值電壓，此時_VREF_管腳需要接DDR外設要求的參考電壓。其他I/O管腳分析，可以參考表1-1管腳定義說明。
2.Xilinx7系列FPGA管腳Pinout文件下載
我們在進行原理圖庫設計時，如何獲得FPGA每個管腳定義呢？在UG475官方文檔第二章7 Series FPGAs Package Files的ASCII Pinout Files子節中，按照FPGA器件家族和器件封裝分類，給出了7系列所有器件Pinout定義鏈接地址。官網給出CSV和TXT兩種格式Pinout文件，我們可以靈活選擇。
圖2、FPGA Pinout下載鏈接
圖3、Xilinx官網下載Pinout
我們打開一個.TXT形式的Pinout，如圖4所示。可以看到，文件分為8列，包含所有設計原理圖所需的關鍵信息：管腳編號、管腳名稱、管腳DDR內存分組、管腳BANK編號、輔助組（VCCAUX）、超級邏輯域（SLR）、I/O管腳類型（配置、HR、HP、收發器管腳等）以及與器件Pin-to-Pin兼容相關的NC管腳信息。
圖4、Pinout文件內容舉例
閱讀更多 通信圖像FPGA工程師 的文章
