PCIe和XAUI協議時鐘架構應用實例

設計

Xilinx 7系列FPGA收發器架構之硬件設計指導（一）

賽靈思 設計 硬件

Xilinx 7系列FPGA收發器架構之接收器（RX）（十四）

賽靈思 Line 美好，一直在身邊

Xilinx 7系列FPGA收發器架構之接收器（RX）（十三）

賽靈思

Xilinx 7系列FPGA收發器架構之接收器（RX）（十二）

賽靈思 設計

Xilinx ZYNQ SOC入門基礎之LwIP協議千兆網測試

賽靈思 硬件 設計 2019科技之光 C語言 Word

Xilinx ZYNQ SOC入門基礎之使用SDK自帶程序測試內存及DRAM實驗

賽靈思 設計 Word C語言 硬件 軟件 軟件設計

Xilinx 7系列FPGA收發器架構之接收器（RX）（十一）

賽靈思

Xilinx ZYNQ SOC入門基礎之Hello Word實驗

賽靈思 Word 設計 軟件 ARM 軟件設計 硬件 集成開發環境 文章 算法 鼠標 人生第一份工作

Xilinx 7系列FPGA收發器架構之發送器（TX）（九）

賽靈思 設計 軟件

Xilinx 7系列FPGA收發器架構之發送器（TX）（八）

賽靈思

Xilinx 7系列FPGA收發器架構之接收器（RX）（十）

賽靈思 軟件設計

Xilinx Vivado聯合Modelsim軟件仿真

軟件 賽靈思 編譯器 TCL集團 技術 電腦

Xiinx 7系列FPGA收發器架構之發送器（TX）（七）

收發器 極性 GTH GTX 編碼器 編碼 FPGA

02.26 Xiinx 7系列FPGA收發器架構之發送器（TX）（七）

收發器 極性 GTH GTX 編碼器 編碼 FPGA

利用IBERT IP核實現GTX收發器硬件眼圖測試實例

硬件 賽靈思 軟件 設計 Links

Xiinx 7系列FPGA收發器架構之共享功能（五）

通信

Xiinx 7系列FPGA收發器架構之共享功能（三）

Line

Xilinx FPGA收發器參考時鐘設計應用

賽靈思 設計 軟件 硬件 軟件設計

Xilinx 7系列FPGA器件管腳原理圖設計說明

賽靈思 設計 硬件

Xiinx 7系列FPGA收發器架構之收發器和工具概述（一）

賽靈思 圖像處理 設計 技術 文章 通信

Xilinx FPGA管腳XDC約束之：物理約束

賽靈思 HDMI 物理

關於7系列FPGA LVDS和LVDS

惠普公司 賽靈思 設計 技術

數字信號處理（一）：Xilinx Vivado DDS IP核設計實例

賽靈思 設計 軟件