從SiP系統級封裝的傳統意義上來講，凡是有芯片堆疊的都可以稱之為3D，因為在Z軸上有了功能和信號的延伸，無論此堆疊是位於IC內部還是IC外部。
但是目前，隨著技術的發展，3D IC卻有了其更新、更獨特的含義。
基於芯片堆疊式的3D技術
3D IC的初期型態，目前仍廣泛應用於SiP領域，是將功能相同的裸芯片從下至上堆在一起，形成3D堆疊，再由兩側的鍵合線連接，最後以系統級封裝（System-in-Package，SiP）的外觀呈現。堆疊的方式可為金字塔形、懸臂形、並排堆疊等多種方式，參看下圖。
另一種常見的方式是將一顆倒裝焊（flip-chip）裸芯片安裝在SiP基板上，另外一顆裸芯片以鍵合的方式安裝在其上方，如下圖所示，這種3D解決方案在手機中比較常用。
基於無源TSV的3D技術
在SiP基板與裸芯片之間放置一箇中介層（interposer）硅基板，中介層具備硅通孔（TSV），通過TSV連結硅基板上方與下方表面的金屬層。有人將這種技術稱為2.5D，因為作為中介層的硅基板是無源被動元件，TSV硅通孔並沒有打在芯片本身上。如下圖所示：
基於有源TSV的3D技術
在這種3D集成技術中，至少有一顆裸芯片與另一顆裸芯片疊放在一起，下方的那顆裸芯片是採用TSV技術，通過TSV讓上方的裸芯片與下方裸芯片、SiP基板通訊。如下圖所示：
下圖顯示了無源TSV和有源TSV分別對應的2.5D和3D技術。
以上的技術都是指在芯片工藝製作完成後，再進行堆疊形成3D，其實並不能稱為真正的3D IC 技術。
這些手段基本都是在封裝階段進行，我們可以稱之為3D集成、3D封裝或者3D SiP技術。
基於芯片製程的3D技術
目前，基於芯片製造的3D技術主要應用於3D NAND FLASH上。
東芝和三星在 3D NAND 上的開拓性工作帶來了兩大主要的 3D NAND 技術。
東芝開發了 Bit Cost Scalable（BiCS）的工藝。BiCS 工藝採用了一種先柵極方法（gate-first approach），這是通過交替沉積氧化物（SiO）層和多晶硅（pSi）層實現的。然後在這個層堆疊中形成一個通道孔，並填充氧化物-氮化物-氧化物（ONO）和 pSi。然後沉積光刻膠，通過一個連續的蝕刻流程，光刻膠修整並蝕刻出一個階梯，形成互連。最後再蝕刻出一個槽並填充氧化物。如下圖所示。
三星則開發了 Terabit Cell Array Transistor （TCAT）工藝。TCAT 是一種後柵極方法（ gate-last approach），其沉積的是交替的氧化物和氮化物層。然後形成一個穿過這些層的通道並填充 ONO 和 pSi。然後與 BiCS 工藝類似形成階梯。最後，蝕刻一個穿過這些層的槽並去除其中的氮化物，然後沉積氧化鋁（AlO）、氮化鈦（TiN）和鎢（W）又對其進行回蝕（etch back），最後用塢填充這個槽。如下圖所示。
3D NAND目前已經能做到64層甚至更高，其產量正在超越 2D NAND，而且隨著層數的進一步擴展，3D NAND還能繼續將摩爾定律很好地延續。
目前應用在IC製造上的3D技術也僅限於NAND FLASH，隨著技術的發展，應該很快也會應用到其它的IC領域，那時候，真正的3D IC時代就到來了！
*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。
今天是《半導體行業觀察》為您分享的第2222期內容，歡迎關注。
★WiFi 6，好在哪裡？
★存儲，江湖
★TWS藍牙芯片的新變局
“芯”系疫情｜AI｜TWS｜ARM｜存儲｜CMOS｜德州儀器｜MEMS
閱讀更多 半導體行業觀察 的文章
