PLL代表锁相环。 顾名思义，如下图所示，PLL是一种具有反馈环（LOOP）的电路，用于使反馈信号的相位/频率与参考输入信号的相位/频率相同（锁定）。
如下图所示，如果参考输入和反馈输入之间存在相位差，则“相位检测器+环路滤波器”会生成一定电平的电压，以改变（控制）VCO（电压控制振荡器）。
电子-PLL的原理图
现在，让我们看看更多的细节，让我们考虑一下相位检测器是如何工作的。 有几种不同类型的鉴相器，但是以鉴相器的最简单形式如下工作。 它只是在时域中的每个点比较参考输入信号和反馈信号的两个信号电平，如果两个信号都导通，则相位检测器产生“ OFF”电平（电平0），如果只有一个信号导通，则相位检测器 产生“ ON”电平。 简而言之，在这种情况下，相位检测器与XOR门逻辑完全相同。 因此，如果两个输入信号的相位不同，则相位检测器将产生脉冲信号。 脉冲的宽度与相位差的程度成正比。 一旦产生了这些脉冲，它将通过低通滤波器（称为环路（LOOP）滤波器）来平滑脉冲，以产生更平坦的信号（类似于DC）。 并且该DC样信号充当VCO的控制电压。
锁相环各个地方的信号示意图
看起来没那么复杂。 但是，如上所述，PLL存在一个问题： 如果仅应用上述规则，则如下图所示，相位检测器与参考信号相位相比，无论反馈信号相位是超前还是滞后，都不会有任何区别。
无论反馈信号相位是超前还是滞后相位检测器的输出信号没有差异
因此，向PLL的下一步发展将是开发一种鉴相器，该鉴相器根据反馈信号相位相对于参考信号相位是领先还是滞后给出不同的结果。 在下面的图中，您会看到鉴相器根据相位是超前还是滞后生成具有不同极性（不同符号）的输出信号。
是否有使用这种检测器的PLL？ 当然，这样的PLL有很多。
鉴相器可以获知相位是超前的还是滞后的
现在，我想我们已经了解PLL如何检测相位差并补偿那些相位差。 但是，众所周知，PLL最常见的应用之一是频率合成，它暗示了它可以检测到频率差并将输出频率锁定为特定值。 我花了很长时间才终于了解PLL操作与频率合成之间的关系。 秘诀是将频率调节器置于反馈路径中，如下所示。 这样，我们可以将VCO（电压控制振荡器）的输出频率锁定为（N x参考输入频率）；
PLL当做频率合成器使用
例如，如果在反馈路径上放置“％2”分频器，则可以将频率锁定为参考输入频率的两倍。
输出频率是输入频率的两倍
PLL是如何锁定到特定频率的？
您可能已经注意到，PLL机制的关键部分是检测参考信号和输入信号之间的相位差。 但是，当我们谈论PLL时，在大多数情况下，它指的是能够将信号频率锁定到特定参考频率的设备。 然后，我的问题是相位检测机制如何检测频率差。 我发现将相位和频率之间的关系可视化并不容易，但是通过遵循数学方程式，可以明显看出，相位和频率之间存在一定的确定性关系。
下列等式表明，在一定时间范围内积累的相位是相同时间段内频率积分的结果。
下面的等式表明，在一定的时间间隔后，两个信号之间的相位差（以相同的相位开始）。
閱讀更多 萬物雲聯網 的文章
