在本文中，我們將研究數字示波器的兩個重要規格：模擬帶寬和採樣率。我們將看到，示波器模擬帶寬決定了我們是否可以準確地測量給定頻率的信號。此外，我們將討論需要足夠高的採樣率以避免混疊，混疊也會降低測量精度。
示波器的簡化框圖
圖1顯示了數字示波器的簡化框圖。
圖1
圖1.圖片由泰克提供。
模擬前端衰減/放大輸入信號，並充當A / D轉換器（ADC）的抗混疊濾波器。 ADC會以固定的採樣率fs對已調節的輸入信號進行採樣，並將數字化後的採樣傳遞到觸發系統。觸發系統的主要目的是提供穩定的波形顯示。它確定應在屏幕上顯示哪些採樣信號。這些採樣信號將存儲在內存中並在顯示在屏幕上之前進行處理。
示波器模擬帶寬
模擬前端由諸如增益控制電路，緩衝器和ADC驅動器之類的模塊組成。這些模塊顯示出低通頻率響應。傳遞函數的幅度衰減3 dB的頻率被認為是示波器的模擬帶寬fBW。如圖2所示。
圖2
具有fBW模擬帶寬的示波器可以處理哪個頻率範圍？
為了回答這個問題，我們注意到我們的測量設備不應在待測信號中引起不良的變化。例如，我們不應該使用上述示波器來測量頻率為fBW的正弦波，因為這樣的信號在通過低通濾波器時會被衰減3 dB。在這種情況下，示波器將數字化並顯示不需要的衰減版本。因此，衰減最小的頻率範圍是示波器的有用帶寬。
測量模擬信號
只要我們保持在示波器帶寬的約三分之一（fBW/3）以下時，我們可以假定範圍傳遞函數的衰減可以忽略不計。因此，在測量模擬信號時，應確保最大信號頻率小於fBW/3以下，該經驗法則基於以下假設：示波器頻率響應在傳遞函數的通帶中幾乎是平坦的。
對於某些低成本的示波器，尤其是小公司製造的示波器，頻率響應可能不平坦。如果不確定示波器的頻率行為，可以通過應用掃頻正弦波並檢查顯示波形的幅度來對其進行測量。
測量數字信號
如何測量數字波形？具有模擬帶寬fBW的示波器可以測量的最大時鐘頻率是多少？我們知道數字波形的頻率內容取決於其上升/下降時間。對於上升時間為Tr的信號，我們可以定義以下等效帶寬如下：
在此等式中，Tr是數字信號的10-90％上升時間。 例如，對於Tr = 0.5 ns的時鐘信號，等效帶寬將為700 MHz。 這意味著該波形的最高有效頻率分量低於約700 MHz。
我們假設示波器的傳遞函數在fBW/3以內的衰減可以忽略不計，因此，數字波形的最高有效頻率分量應小於fBW/3：
因此我們有：
例如，用於測量Tr = 500 ps的數字信號的示波器帶寬約為fBW = 2.1 GHz。 是德科技應用筆記中更詳細地討論了為特定測量選擇正確的示波器帶寬的主題。 我們在這裡得出的方程與應用筆記給出的方程非常接近，該方程使用高斯響應示波器進行了3％的精確測量，方程如下：
是德科技（Keysight）應用筆記針對不同情況提供了稍有不同的公式，但是您可以使用這些公式作為簡化的通用公式來評估測量數字信號時的示波器帶寬的要求。
示波器帶寬過大的缺點
示波器帶寬應足夠高以進行準確的測量，但是此參數是否有上限？示波器帶寬過大是否會以某種方式降低我們的測量精度？請注意，示波器帶寬設置了進入示波器的噪聲的帶寬。
例如，考慮測量33 MHz正弦波。基於以上討論，我們可以使用帶寬約為100 MHz的示波器來測量該信號。如果我們使用8 GHz示波器進行此測量，則位於100 MHz至8 GHz範圍內的所有噪聲成分都將進入示波器。這些噪聲成分會使軌跡在屏幕上看起來有點模糊。
在許多情況下這可能不是一個嚴重的問題，但是如果您希望產品通過嚴格的性能或合規性規範，則必須注意這些細節並提供產品輸出的最佳表示。
採樣速率
在模擬前端對輸入信號進行調節後，將其傳遞到A / D轉換器。根據奈奎斯特採樣定理，ADC fs的採樣率必須至少是相關最高頻率分量的兩倍。這意味著我們需要一個抗混疊濾波器來限制ADC輸入端信號的帶寬。在圖1中，抗混疊濾波是通過模擬前端的低通特性實現的。
儘管此濾波器抑制了高頻成分，但我們沒有磚牆式的低通特性。當我們移到更高的頻率時，幅度衰減會增加，但並沒有無限的衰減。假設我們選擇採樣頻率fs，如圖3所示。
低通濾波器的特性
由於我們在fs處的衰減有限，因此在此頻率下出現的任何噪聲分量都只會被低通特性部分抑制。 換句話說，ADC輸入端的信號帶寬並沒有受到真正的限制，我們在上面可能仍然有相對較大的頻率分量
fs/2（違反奈奎斯特標準）。
那麼這將如何影響我們的測量精度？
採樣過程將創建採樣頻率倍數處的頻譜副本。 在0到fs的頻率範圍內，我們將得到如圖4所示的頻譜。
圖4
雖然藍色曲線是我們希望在數字化儀的輸出端得到的頻譜，但採樣過程會創建原始頻譜（由紅色曲線表示）的多餘副本。 藍色和紅色曲線上的分量的疊加為我們提供了ADC輸出處數字信號的頻譜。
圖4顯示，部分複製頻譜與我們所需的頻帶重疊，該頻帶位於0到fBW的範圍內。 這個期望的頻帶應該由A / D轉換器後面的數字電路提取和處理。 我們如何提取所需的頻段？
清晰的數字濾波器可有效抑制從fBW到fs-fBW的頻率分量（見圖5）。 消除該不想要的頻帶可以提高數字電路的效率。
圖5
從0到fBW範圍內顯示的副本頻譜部分呢？
通過在ADC的輸出端放置一個濾波器，無法抑制這些頻率分量。如圖4所示，這些不希望有的分量從原始頻譜中位於fs-fBW到fs範圍內的部分折回。因此，我們可以通過增加採樣率（對於給定的fBW）來抑制這些混疊分量。這樣，混疊分量將經歷的最小疊加。
查看圖4.折回組件的最小可接受衰減是多少？
衰減應足夠大，以使混疊分量遠低於A / D轉換器的量化水平。在實踐中，對於高斯頻率響應示波器，我們通常需要將實時採樣率設為示波器帶寬的4-5倍。具有最大平坦頻率響應的示波器具有更陡峭的滾降。結果，這種示波器帶寬的大約2.5倍的採樣率導致可接受的精度。
如果混疊明顯，又將如何影響顯示的軌跡？
圖6顯示了示波器帶寬和採樣率分別為500 MHz和1 GSa / s時的測量結果。
圖6
如您所見，進行重複測量時，跡線會在信號邊緣附近擺動。這是由於以下事實：具有更陡峭過渡的波形部分包含了較高的頻率分量，並且混疊在這些區域中將會變得更加明顯。
結論
在本文中，我們研究了數字示波器的兩個重要規格：模擬帶寬和採樣率。我們看到，對於模擬信號，最大信號頻率應小於示波器帶寬的約三分之一（fBW/3）。為了測量數字信號，我們可以將數字波形的最高有效頻率分量限制為小於示波器帶寬的約三分之一（fBW/3）
此外，我們討論了需要足夠高的採樣率以避免混疊。
使用高斯頻率響應示波器時，我們通常需要將實時採樣率設為示波器帶寬的4-5倍。具有最大平坦頻率響應的示波器具有更陡峭的滾降，並且大約是示波器帶寬的2.5倍的採樣率就足夠了。
閱讀更多 萬物雲聯網 的文章
