電子元器件是電子產品最基本組成單元，電子設備的故障有很大一部分 是由於元器件的性能、質量或選用的不合理而造成的，故電子元器件的正確選用是保障電子產品可靠性的基本前提。可靠性設計就是選用在最壞的使用環境下仍能保證高可靠性的元器件的過程。
半導體集成電路選用八大原則
1.集成電路的優選順序為超大規模集成電路→大規模集成電路→中規模集成電路→小規模集成電路。
2.儘量選用金屬外殼集成電路，以利於散熱。
3.選用的集成穩壓器，其內部應有過熱、過電流保護電路。
4.超大規模集成電路的選擇應考慮可以對電路測試和篩選，否則影響其使用可靠性。
5.集成電路MOS器件的選用應注意以下內容:
1）MOS器件的電流負載能力較低，並且容抗性負載會對器件工作速度造成較大影響。
2）對時序、組合邏輯電路，選用器件的最高頻率應高於電路應用部位的2～ 3倍。
3）對輸入接口，器件的抗干擾要強。
4）對輸出接口，器件的驅動能力要強。
6.應用CMOS集成電路時應注意下列問題:
1）CMOS集成電路輸入電壓的擺幅應控制在源極電源電壓與漏極電源電壓之間。
2）CMOS集成電路源極電源電壓VSS為低電位，漏極電源電壓VDD為高電位，不可倒置。3）輸入信號源和CMOS集成電路不用同一組電源時，應先接通CMOS集成電路電源，後接通信號源;應先斷開信號源，後斷開CMOS集成電路電源。
4）CMOS集成電路輸入（出）端如接有長線或大的積分或濾波電容時，應在其輸入（出）端串聯限流電阻（1～10kΩ），把其輸入（出）電流限制到10mA以內。
5）當輸入到CMOS集成電路的時鐘信號因負載過重等原因而造成邊沿過緩時，不僅會引起數據錯誤，而且會使其功耗增加，可靠性下降。為此可在其輸入 端加一個施密特觸發器來改善時鐘信號的邊沿。
7.CMOS集成電路中所有不同的輸入端不應閒置，按其工作功能一般應作如下處理:
1）與門和非門的多餘端，應通過0.5～1MΩ的電阻接至VDD或高電平。
2）或門和或非門的多餘端，應通過0.5～1MΩ的電阻接至VSS或低電平。
3）如果電路的工作速度不高，功耗也不要特別考慮的話，可將多餘端與同一芯片上相同功能的使用端並接。應當指出，並接運用與單個運用相比，傳輸特性有些變化。
8.選用集成運算放大器和集成比較器時應注意下列問題:
1）無內部補償的集成運算放大器在作負反饋應用時，應採取補償措施，防止產生自激振盪。
2）集成比較器開環應用時，有時也會產生自激振盪。採取的主要措施是實施電源去耦，減小布線電容、電感耦合。
3）輸出功率較大時，應加緩衝級。輸出端連線直通電路板外部時，應考慮在輸出端加短路保護。
4）輸入端應加過電壓保護，特別當輸入端連線直通電路板外部時，必須在輸入端採取過電壓保護措施。
半導體分立器件選用15項原則
1.半導體分立器件選擇時應注意其失效模式的影響，其失效模式主要有開路、短路、參數漂移和退化。
2.半導體分立器件選用時應考慮負載的影響，對電感性負載應採取吸收反電動勢措施;對電容性負載，低冷電阻負載應考慮限制通過器件的峰值電流。
3.高溫是對晶體管破壞性最強的因素，故必須對晶體管的功耗和結溫進行降額使用;電壓擊穿是導致晶體管失效的另一主要因素，故其工作電壓也需降額;功率晶體管有二次擊穿現象，因此其安全工作區也需進行降額。
4.功率晶體管在遭受由於多次開關過程所致的溫度變化衝擊後會產生“熱疲勞”失效。使用時應根據功率晶體管的相關詳細規範要求限制殼溫的最大變化值。
5.功率晶體管應降低飽和電壓降。
6.晶體管其預計的瞬間電壓峰值和工作電壓峰值之和不得超過降額電壓的限定值。
7.對推輓級晶體管，應考慮採取抑制兩管同時導通的措施。一般可採取使晶體管基極-發射極反偏的設計。
8.在滿足電路性能要求的條件下，儘量選用硅管而不用鍺管。因為硅管結溫（150～175℃）比鍺管結溫（75～90℃）高;硅管的BVCBO較鍺管BVCBO高。所以在高溫高壓工作時應選用硅管而不選用鍺管。
9.在微弱信號放大電路中，應選用低噪聲放大管，應注意晶體管手冊所給出的噪聲係數是按其額定頻率測定的，不能盲目套用。
10.穿透電流小的晶體管往往噪聲小，應優先選用。
11.當用晶體管驅動電磁繼電器時，為防止在過渡過程中繼電器線圈產生的自感電動勢擊穿晶體管，應在繼電器的繞組上並聯吸收元器件。吸收元器件除使用二極管、電容器、電阻器外，還可使用壓敏電阻器。
12.晶體管用在強幹擾條件下，為防止它因強烈輸入干擾而損壞，應在其輸入端加裝限幅器。
13.儘量不用點接觸型二極管。
14.選用國產整流二極管時應註明其後綴，其後綴英文字母表示反向工作電壓。
15.晶閘管選擇時其結溫不應超過規定要求，否則漏電流增大，會使結溫升高，進而使器件失效。
END
閱讀更多 機械工業出版社E視界 的文章
