作者 | 黃剛 （一博科技高速先生團隊隊員）
隨著高速先生接觸的PCB工程師越來越多，我們會發現這樣一個問題，很多PCB工程師只關注它們的設計，認為只要設計能實現就不會有問題，卻很少去想想設計與加工的偏差，那麼設計和加工的偏差到底會對高速信號帶來多大的影響呢？
我們高速先生對這方面也一直有去追蹤研究，之前也零零散散的發過不少文章去分析設計與加工的偏差對高速信號帶來的影響。這不，本年的DesignCON文章也找到了一篇關於這方面的研究，讓我們一起來看看哈。
文章的題目專門強調了在112Gbps的前提下的研究，明顯是為了跟上目前高速發展的潮流而寫的。而hidden“隱藏”這個詞則恰好表現出容易被PCB設計工程師所忽略的問題，也就是本文要講的設計與加工的差異帶來的影響，而且本文還給出了不少仿真的案例來量化這種影響。
首先肯定要來一個開場白，表明112Gbps已經是非常非常高的帶寬了，影響的頻率甚至去到了80GHz那麼高。
然後列出了本文要研究的主要內容，包括了展示一些加工的測試數據，然後重點講了高速信號常見的兩個阻抗不連續點的設計與加工偏差，也就是交流耦合電容和過孔。
在第一部分加工的測試數據方面，本文也給出了不少的數據，包括了微帶線的切片圖如下：
還有就是測試探針pad的X光圖，充分說明了pad與過孔之間，過孔與過孔之間的加工偏差。
還有就是普通過孔和pad之間的偏移以及背鑽留下的stub的長度。
展示完一些“赤裸裸”的數據後，文章進入到量化的階段，用仿真的數據給大家講解了到底這種偏差會對高速信號帶來多大的影響。
本文首先分析的是交流耦合電容的仿真結果。
如下圖，如果加工帶來下面參考層有5mil的偏移的話。會有什麼問題呢？
從仿真結果可以看到，對該部分的阻抗影響超過了20歐姆，影響非常非常的巨大。
接著本文又展示了另外一個影響高速信號的因素，那就是過孔。高速先生對過孔的研究可以說是非常非常的多，也包括了本文下面的仿真，高速先生也曾經嘗試過。可以看到，過孔如果存在加工的偏移，例如過孔本身的偏移，pad的偏移，反焊盤的偏移，都會對過孔的阻抗帶來不小的影響。
例如下面的例子，從仿真就可以告訴大家，如果過孔的鑽孔位置偏移哪怕只是1到2mil ，都會對阻抗帶來很大比例的差異。
由於篇幅有限，這篇文章先寫到這裡，想要了解更多細節，各位可以去仔細研讀DesignCon原文。
— end —
本期提問：請大家列舉一些會因為設計和加工的偏差對信號影響帶來比較大影響的PCB設計的點？
閱讀更多 一博高速先生 的文章
