PN結是功率半導體的基礎，能夠設計出性能穩定優異、滿足不同應用要求的不同類型的PN，是所有功率半導體器件設計及工藝水平的直接體現。
1、PN結基礎
在純淨的硅晶體中摻入五價元素如磷，使之取代晶格中硅原子的位置，形成N型半導體。N型半導體中，多子為自由電子，少子為空穴。
在純淨的硅晶體中摻入三價元素如硼，使之取代晶格中硅原子的位置，形成P型半導體。P型半導體中，空穴的濃度大於自由電子的濃度，空穴稱為多數載流子，簡稱多子。自由電子為少數載流子，簡稱少子。
圖1：N和P型半導體
P型半導體與N型半導體相互接觸時，其交界區域稱為PN結。物質總是從濃度高的地方向濃度低的地方運動，這種由於濃度差而產生的運動稱為擴散運動。
P區中的自由空穴和N區中的自由電子要向對方區域擴散，造成正負電荷在PN結兩側的積累，電荷的積累形成電場，電場方向正好阻止擴散的進行，但有利於電荷的漂移運動。在無外電場和其它激發作用下，參與擴散運動的多子數目等於參與漂移運動的少子數目，從而達到動態平衡。
由於P區中的空穴向N區擴散後與N區中的電子複合，而N區中的電子向P區擴散後與P區中的空穴複合，PN結兩側區域自由載流子數減少而形成耗盡層，也稱為高阻層，耗盡層中沒有多子，也沒有少子，P區一側出現負離子區，N區出現正離子區，稱為空間電荷區。
PN結外加正向電壓時，耗盡層變小到幾乎可以忽略。外加反向電壓時，耗盡層變寬。
可以看到，內建的電場產生的電壓和外加電壓相等時，PN結內部才能達到平衡，對於確定的PN結，耗盡層寬度和電壓成正比，因此耗盡層是PN結承受電壓最核心的因素。
圖2：PN結及耗盡層形成
2、高壓超結型功率MOSFET
高壓的功率MOSFET通常採用平面型結構，其中，厚的低摻雜的N-的外延層，即epi層，用來保證具有足夠的擊穿電壓，低摻雜的N-的epi層的尺寸越厚，耐壓的額定值越大，但是其導通電阻也急劇的增大。導通電阻隨電壓以2.4-2.6次方增長，這樣就降低的電流的額定值。
圖3：平面結構高壓MOSFET
為了得到一定的導通電阻值，就必須增大硅片的面積，成本隨之增加。如果類似於IGBT引入少數載流子導電，可以降低導通壓降，但是少數載流子的引入會降低工作的開關頻率，併產生關斷的電流拖尾，從而增加開關損耗。
高壓的功率MOSFET的外延層對總的導通電阻起主導作用，要想保證高壓的功率MOSFET具有足夠的擊穿電壓，同時，降低導通電阻，最直觀的方法就是：
（1）在器件關斷時，讓低摻雜的外延層保證要求的耐壓等級；
（2）在器件導通時，形成一個高摻雜N+區，作為功率MOSFET導通時的電流通路。
也就是將反向阻斷電壓與導通電阻功能分開，分別設計在不同的區域，就可以實現上述的要求。
基於超結SuperJunction的內建橫向電場的高壓功率MOSFET就是基本這種想法設計出的一種新型器件。內建橫向電場的高壓MOSFET的剖面結構及高阻斷電壓低導通電阻的示意圖如圖4所示。英飛凌最先將這種結構生產出來，併為這種結構的MOSFET設計了一種商標CoolMOS，這種結構從學術上來說，通常稱為
超結型功率MOSFET。垂直導電N+區夾在兩邊的P區中間，當MOSFET關斷時，形成兩個反向偏置的PN結：P和垂直導電N+、P+和外延epi層N-。P和垂直導電N+形成PN結反向偏置，PN結耗盡層增大，並建立橫向水平電場；同時，P+和外延層N-形成PN結也是反向偏置形，產生寬的耗盡層，並建立垂直電場。
由於垂直導電N+區摻雜濃度高於外延層N-的摻雜濃度，而且垂直導電N+區兩邊都產生橫向水平電場，這樣垂直導電的N+區整個區域基本上全部都變成耗盡層，這樣的耗盡層具有非常高的縱向的阻斷電壓，因此，器件的耐壓就取決於高摻雜P+區與低摻雜外延層N-區的耐壓。
橫向電場的產生，同時也將外延層N-的三角形電場變成梯形電場，因此可以減少外延層N-厚度，提高耐壓的同時，降低導通電阻。
從上面分析可知：超結結構必須嚴格控制P+區與外延層N-區的濃度和寬度，否則二側不對稱導致中間電荷不平衡，就會影響超結結構的耐壓。外延層N-摻雜濃度越高，影響越大。
當MOS導通時，柵極和源極的電場將柵極下的P區反型，在柵極下面的P區產生N型導電溝道，同時，源極區的電子通過導電溝道進入垂直的N+區，中和N+區的正電荷空穴，從而恢復被耗盡的N+型特性，因此導電溝道形成，垂直N+區摻雜濃度高，具有較低的電阻率，因此導通電阻低。
圖4：內建橫向電場的SuperJunction結構
比較平面結構和溝槽結構的功率MOSFET，可以發現：超結型結構實際是綜合了平面型和溝槽型結構兩者的特點，是在平面型結構中開一個低阻抗電流通路的溝槽，因此具有平面型結構的高耐壓和溝槽型結構低電阻的特性。
內建橫向電場的高壓超結型結構與平面型結構相比較，同樣面積的硅片可以設計更低的導通電阻，因此具有更大的額定電流值。由於要開出N+溝槽，它的生產工藝比較複雜，雪崩能量不容易控制。
目前N+溝槽主要有兩種方法直接製作：
(1)、通過一層一層的外延生長得到N+溝槽；
(2)、直接開溝槽填充。
前者工藝相對的容易控制，但工藝的程序多，成本高；後者成本低，但不容易保證溝槽內性能的一致性。
3、超結型結構的工作原理
3.1、關斷狀態
從圖5中可以看到，垂直導電N+區夾在兩邊的P區中間，當MOS關斷時，也就是G極的電壓為0時，橫向形成兩個反向偏置的PN結：P和垂直導電N+、P+和外延epi層N-。
柵極下面的的P區不能形成反型層產生導電溝道，左邊P和中間垂直導電N+形成PN結反向偏置，右邊P和中間垂直導電N+形成PN結反向偏置，PN結耗盡層增大，並建立橫向水平電場。
當中間的N+的滲雜濃度和寬度控制得合適，就可以將中間的N+完全耗盡，如圖5(b)所示，這樣在中間的N+就沒有自由電荷，中間的橫向電場極高，只有外部電壓大於內部的橫向電場，才能將此區域擊穿，所以，這個區域的耐壓極高，遠大於外延層的耐壓，功率MOSFET管的耐壓主要由外延層來決定。
(a) 建立耗盡層 (b) 完全耗盡
圖5：橫向電場及耗盡層
注意到，P+和外延層N-形成PN結也是反向偏置形，有利於產生更寬的耗盡層，增加垂直電場。
2.2、開通狀態
當G極加上驅動電壓時，在G極的表面將積累正電荷，同時，吸引P區的電子到表面，將P區表面空穴中和，在柵極下面形成耗盡層，如圖6示。
隨著G極的電壓提高，柵極表面正電荷增強，進一步吸引P區電子到表面，這樣，在G極下面的P型的溝道區中，積累負電荷，形成N型的反型層。
同時，由於更多負電荷在P型表面積累，一些負電荷將擴散進入原來完全耗盡的垂直的N+，橫向的耗盡層越來越減小，橫向的電場也越來越小。
G極的電壓進一步提高，P區更寬範圍形成N型的反型層，最後，N+區域回到原來的高滲雜的狀態，這樣就形成的低導通電阻的電流路徑，如圖6(c)所示。
(a) 溝道建立 (b) 形成反型層
(c) 完全導通
圖6：超結型導通過程
另外還有一種介於平面和超結型結構中間的類型，這種結構由於內部的P區被N-外延層包圍，也稱為P型浮島結構，雖然電流密度低於超結型，但高於普通的平面工藝，而且抗雪崩能力強於超結結構。
圖7：介於平面和超結型結構中間的類型
P區浮島結構工作原理：內部浮島結構的P區和N-外延層交接處形成耗盡層，將N-外延層的三角形電場在中間的位置提升，因此也就提高了耐壓，這樣可以用相對較薄的N-外延層，降低導通電阻。P型浮島結構的數量越多，耐壓越高，但成本增加。
製作過程也是使用多次外延，但是遠少於超結結構，而且浮島結構P型的摻雜濃度控制也不象超結那麼嚴格，只要保證在反向偏壓下不完全耗盡就可以，因此，工藝成本低於超結結構；另外，正向導通時，P型浮島浮空，不會向N-外延層注入非平衡少子，二極管的特性也好於超結結構。
名詞解釋
本徵半導體：不含雜質且無晶格缺陷的半導體稱為本徵半導體。
雜質半導體：通過擴散工藝，在本徵半導體中摻入少量合適的雜質元素，可得到雜質半導體。
P型半導體：在純淨的硅晶體中摻入三價元素如硼，使之取代晶格中硅原子的位置，形成P型半導體。P型半導體中，空穴的濃度大於自由電子的濃度，空穴稱為多數載流子，簡稱多子。自由電子為少數載流子，簡稱少子。
N型半導體：在純淨的硅晶體中摻入五價元素如磷，使之取代晶格中硅原子的位置，形成N型半導體。N型半導體中，多子為自由電子，少子為空穴。
PN結：P型半導體與N型半導體相互接觸時，其交界區域稱為PN結。
空間電荷區：PN結的耗盡層中，沒有多子，也沒有少子，P區一側出現負離子區，N區出現正離子區，稱為空間電荷區。耗盡層具有高的阻抗。
本徵激發：當半導體從外界獲得一定的能量受到激發，電子從價帶頂端躍遷到導帶底端，而產生出自由電子和自由空穴的現象。激發的能量如光照、溫升、電磁場等。
複合：自由電子在運動的過程中如果與空穴相遇就會填補空穴，使兩者同時消失，這種現象稱為複合。
平衡少子：PN結處於平衡狀態時的少子稱為平衡少子。
非平衡少子：PN結處於正向偏置時，從P區擴散到N區的空穴和從N區擴散到P區的自由電子均稱為非平衡少子。
平均自由程：對於半導體中的載流子，相鄰兩次碰撞之間的平均距離，即稱為平均自由程，其典型的數值為10cm。
平均自由時間：對於半導體中的載流子，在相鄰兩次碰撞之間的平均時間，即稱為載流子的平均自由時間Mean free time，典型的數值為1ps。
載流子注入：半導體通過外界作用而產生非平衡載流子的過程稱作載流子注入carrier ejection。當注入載流子濃度與熱平衡時多數載流子濃度相比很小時，多數載流子濃度基本不變，而少數載流子濃度近似等於注入載流子濃度，這通常稱作小注入情況；若注入載流子濃度可與多數載流子濃度相比，則稱作大注入情況。
載流子壽命：非平衡載流子在複合前的平均生存時間，是非平衡載流子壽命lifetime of carriers的簡稱。
閱讀更多 小李半導體 的文章
