作者 | 金捷幡
來源 | 金捷幡（ID：jin-jiefan）
《內存的故事》主要是三年前寫的。趁這個假期寫一個短續，枯燥地鳥瞰一下這幾年內存行業的一些近況。
內存領域的現階段問題是什麼？
內存是個不太好的俗稱，其主要用途是兩個：作為程序運行的空間(DRAM等)和存儲數據的空間(NAND等)。
NAND進入3D時代以後，基本上容量就沒有天花板了，所以這個我們放到最後再說。
現階段的主要問題是DRAM：單位價格的容量增長緩慢和速度跟不上CPU。這個問題在商用領域特別明顯，比如數據中心、高性能計算和運營商網絡等。
此外DRAM能耗過高，因為它要在每個時鐘週期給小電容們重新充電。
電費是商業用戶的成本大頭。在移動設備上，DRAM也是電池的死敵。
歷史上DRAM為了增加帶寬只能不斷增加延時，那麼把緩存加大如何呢？問題是，SRAM和CPU你中有我一樣貴，而且六個晶體管才能存一個比特。Intel至強處理器的Cache，也只有DRAM的千分之一。
宇宙無敵的IBM Power 9 CPU配24個核也就120MB L3，代價是它的die size近700mm2，是蘋果A13處理器的七倍！
Power9中L2/L3佔這麼大面積才100多M
內存行業的主要核心問題是日益增長的容量速度功耗需求和DRAM的技術瓶頸無法匹配。
DDR5
由於DRAM本身的侷限性，它的技術進步一直很痛苦。DDR3到DDR4的小進步花了五年；DDR4從2012年發佈第一版到今天DDR5還沒有發佈(注：顯存GDDR5只是DDR3的變種)。
DRAM標準由JEDEC JC-42工作組制訂。雖然有投票機制，但DRAM的節奏其實一直由英特爾主導。
原因很簡單，英特爾確定PC路線圖：CPU或北橋芯片決定什麼時間支持新標準內存。
得益於半導體工藝的進步，DDR5的核心電壓從DDR4的1.2V下降到1.1V，這有望節省20%的功耗。
DDR5可以使系統通道數再翻倍，圖：Mircon
DDR5的Burst Length和Prefetch (預讀取)從DDR4的8n增加到16n，這樣在時鐘頻率不變的情況下帶寬翻倍。為了控制高速帶來的各種信號干擾和抖動問題，DDR5還引入了核心時鐘的各種優化調整。新的On-die ECC功能也是對服務器的大利好。
但這些這也將帶來更多的設計、測試和兼容挑戰，需要CPU(含內存控制器)的很大改動，從目前看大概要等到2022年。
LPDDR5
低功耗LPDDR5單獨拿出來因為從LPDDR4開始已經和標準DDR分道揚鑣了。
雖然LPDDR5和DDR5使用的新技術很多是共通的，但著眼點有很大不同。LPDDR5是功耗第一速度第二，而DDR5追求速度第一功耗第二。
因為LPDDR4已經是16n預讀取，LPDDR5主要靠Bank group訪問實現速度提升。它追求的是超低功耗，所以供電電壓和核心電壓比DDR5都更低。
x86領域的技術進步被英特爾帶慢了節奏，但在手機領域則不同。
激烈的競爭和每年一次的旗艦產品發佈使得各家不斷比拼最新的技術。
LPDDR5就是個例子。
小米10率先使用LPDDR5確實是個big thing，這顯示了高通激進的產品策略。一加8和三星S20的跟進基本上定了今年高端的調子。
華為則面臨比較尷尬的處境，因為美商Micron是目前LPDDR5的主要供應商。三星估計優先供應自己，而Hynix似乎在標準DDR5更用心。在LPDDR5供應困難的情況下，華為要不要在下一代麒麟提供支持，從產品規劃上是個兩難。
HBM
對於迫切需要高帶寬的應用，比如遊戲和高性能計算，高帶寬內存(HBM)則是繞過DRAM傳統IO增強模式演進的優秀方案。
圖：AMD
HBM直接和處理器封裝的方式不再受限於芯片引腳，突破了IO帶寬的瓶頸。另外DRAM和CPU/GPU物理位置的接近使得速度進一步提升。
在尺寸上，HBM也使整個系統的設計大大縮小成為可能。
在目前，HBM2在很大程度上是GDDR6的競爭對手。不過根據最新消息，Xbox Series X和索尼PS5仍舊選擇了GDDR6，也許因為HBM2高昂的成本吧。
不過從長遠看，DRAM仍有很強的3D化需求。因為2D在製造上(昂貴的10nm瓶頸)接近天花板。
NVDIMM
現在雲計算虛擬機和各種內存數據庫大行其道，服務器對大容量內存非常飢渴。但是由於DRAM成本很難進一步降低，如何低成本配置高容量內存變成一個難題。
混搭的NVDIMM被提了出來。
NVDIMM-F是直接用NAND顆粒替代DRAM做成內存條，好處是極其便宜，但它速度太慢而且並不能突破系統對DRAM總容量的訪問限制。
NVDIMM-N是在內存條上加上NAND做DRAM的鏡像存儲，防止服務器意外斷電丟失內存數據。但NAND並不能擴容內存而且佔了一些通道帶寬。
JEDEC NVDIMM-N示意圖
最終的方案是NVDIMM-P，它允許巨大的容量比如1T內存，並允許用各種新式芯片比如NAND、RRAM、MRAM等替代DRAM。
目前還沒有看到JEDEC NVDIMM-P的標準出來。但英特爾已經發布了3D-Xpoint為基礎的Optane DIMM，自己平臺支持自己是個巨大的優勢，也是給競爭對手的一個大門檻。
3D-Xpoint和其它NV內存
3D-Xpoint是很有意思一個話題，號稱速度比NAND快1000倍。
英特爾和Micron對3D-Xpoint的技術原理一直諱莫如深，甚至一丁點都不透露。開始有人猜它是3D NOR，後來大家認為它是相變內存(PCM)或RRAM。
市面上也沒有看到有人剝開這顆芯片分析內部。
直到一個案卷中，讓我們看到當代愛迪生Stanford Ovshinsky是其發明人。清算公司認為英特爾和Micron在Ovshinsky去世後公司破產處理中隱瞞了關鍵信息。
和Micron分家後，英特爾的3D-Xpoint將轉到大連廠獨家生產，不知道未來是否能有更多的小道消息。
3D-Xpoint技術在服務器領域增長潛力很大，但如何降低製造成本是關鍵。
MRAM、FRAM等其它NV類內存則在物聯網、汽車和工業等領域尋找機會。
MRAM的工藝和傳統MOS半導體工藝類似，這有助於其擴大生產而降低成本，最終有機會在一些嵌入式應用取代部分NOR、SRAM或DRAM。
那麼速度更快的PCM和RRAM是否能取代NAND呢？似乎短期不會實現，因為存儲數據的速度要求一般沒那麼高，而3D NAND的低成本容量暴增實在是太成功了。
圖：對比不同內存的成本和速度
3D NAND
對於3D NAND來講，單個cell縮小變得沒有意義，因此不再需要最尖端的半導體制程技術。Hynix最近說，3D NAND未來可以疊800層。
蓋樓過程光刻環節減少了，而沉積和蝕刻等工序大大增加，蝕刻之王泛林成為最大贏家。
這導致的另一個影響是DRAM和NAND的產線和產能不再能靈活互補。
蝕刻下圖這種樓梯達百層和以及蝕刻長孔是有挑戰性的。樓梯是連接位線的，長孔則是著名的充電陷阱(Charge Trap)。
記得英飛凌/奇夢達是最早用以色列Saifun公司技術量產Charge Trap閃存的。但當時技術不成熟，擦寫壽命只有Floating Gate的1/10。Jim Handy說Charge Trap蝕刻孔的工藝來源自Trench技術。
在內存 60 年變遷史裡提到過當初IBM、英飛凌、東芝和AMD是早期半導體技術結盟的，後來奇夢達用Trench獨戰群雄最後敗北。但Charge Trap蝕刻技術倒是延續了下來：AMD的後代Spansion把它用在了NOR Flash上，而東芝則做出領先的BiCS 3D NAND。
現在堅守Floating Gate的只剩英特爾一家了。我的理解是FG每層都需要光刻，這樣的工藝複雜度會導致其失去競爭力，退出市場可能是難以避免的。
前些天看長江存儲發佈的128層Xtacking技術很有意思，它把存儲陣列和控制電路分開。這樣可以大大降低開發和革新週期，但對量產挑戰不小。看到的具體技術細節不多，如果是wafer-to-wafer bonding，即使不考慮bonding良率，成品良率是兩片晶圓良率相乘的關係。
3D NAND的延續和DDR5標準的難產則對於目前正在起步的中國內存業則是個非常好的追趕良機。
很高興看到長鑫存儲已經開始量產主流的DDR4，而其在知識產權和專利上的遠見佈局也令人讚歎。
腳踏實地和志存高遠大概是內存行業的不二法門吧。
參考閱讀：
《內存的故事》
《內存的故事》-Rambus
《內存的故事》-金士頓
聲明：本文系作者獨立觀點，不代表CSDN立場。
☞Ruby 之父：編程要給程序員帶來樂趣
☞Zoom 是如何擊敗科技巨頭的？
☞視頻 | 你不知道的"開源"60年秘史
☞GitHub標星10,000+，Apache項目ShardingSphere的開源之路
☞阿里技術專家告訴你，如何畫出優秀的架構圖？
☞加拿大API平臺如何做到30%為中國明星項目？創業老兵這樣說……
