有人說過，世界上只有兩種電子工程師：經歷過電磁干擾的和沒有經歷過電磁干擾的。伴隨著PCB信號頻率的提升，電磁兼容設計是我們電子工程師不得不考慮的問題。面對一個設計，當進行一個產品和設計的EMC分析時，有以下5個重要屬性需考慮：
01
關鍵器件尺寸：產生輻射的發射器件的物理尺寸。射頻（RF）電流將會產生電磁場，該電磁場會通過機殼洩漏而脫離機殼。PCB上的走線長度作為傳輸路徑對射頻電流具有直接的影響。
02
阻抗匹配：源和接收器的阻抗，以及兩者之間的傳輸阻抗。
03
干擾信號的時間特性：這個問題是連續（週期信號）事件，還是僅僅存在於特定操作週期（例如單次事件可能是某次按鍵操作或者上電干擾，週期性的磁盤驅動操作或網絡突發傳輸）。
04
干擾信號的強度：源能量級別有多強，並且它產生有害干擾的潛力有多大。
05
干擾信號的頻率特性：使用頻譜儀進行波形觀察，觀察問題出現在頻譜的哪個位置，便於找到問題的所在。
另外，一些低頻電路的設計習慣需要注意。例如我慣用的單點接地對於低頻應用是非常適合的，但是和公司大牛聊天，發現不適合於射頻信號場合，因為射頻信號場合存在更多的EMI問題。相信有些工程師會將單點接地應用到所有產品設計中，而沒有認識到使用這種接地方法可能會產生更多或更復雜的電磁兼容問題。
我們還應該注意電路組件內的電流流向。由電路知識我們知道，電流從電壓高的地方流向低的地方，並且電流總是通過一條或更多條路徑在一個閉環電路中流動，因此有個很重要的規律：設計一個最小回路。針對那些測量到干擾電流的方向，通過修改PCB走線，使其不影響負載或敏感電路。那些要求從電源到負載的高阻抗路徑的應用，必須考慮返回電流可以流過的所有可能的路徑。
我們還需要注意PCB走線。導線或走線的阻抗包含電阻R和感抗，在高頻時有阻抗，沒有容抗。當走線頻率高於100kHz以上時，導線或走線變成了電感。在音頻以上工作的導線或走線可能成為射頻天線。在EMC的規範中，不容許導線或走線在某一特定頻率的λ/20以下工作（天線的設計長度等於某一特定頻率的λ/4或λ/2）。如果不小心設計成那樣，那麼走線就變成了一根高效能的天線，這讓後期的調試變得更加棘手。
最後說說PCB的佈局問題：
第一：要考慮PCB的尺寸大小。PCB的尺寸過大時，隨著走線的增長使系統抗干擾能力下降，成本增加，而尺寸過小容易引起散熱和互擾的問題。
第二：再確定特殊元件（如時鐘元件）的位置（時鐘走線最好周圍不鋪地和不走在關鍵信號線的上下，避免干擾）。
第三：依據電路功能，對PCB整體進行佈局。在元器件佈局上，相關的元器件儘量靠近，這樣可以獲得較好的抗干擾效果。
END
免責聲明：本文轉自網絡，版權歸原作者所有，如涉及作品版權問題，請及時與我們聯繫，謝謝！
關於硬見科技
硬見科技是國內最具特色的電子工程師社區，融合了行業資訊、社群互動、培訓學習、活動交流、設計與製造分包等服務，以開放式硬件創新技術交流和培訓服務為核心，連接了超過30萬工程師和產業鏈上下游企業，聚焦電子行業的科技創新，聚合最值得關注的產業鏈資源， 致力於為百萬工程師和創新創業型企業打造一站式公共設計與製造服務平臺。
