晶体管 真值表 逻辑 carry 进位 两个 sum
相加 加法器 输入 电路 二进制 Verilog 真值表
OutputControl 高电平 74XX373 74xx373 LatchEnable 74xx573 真值表