一、前言
在PCB設計中，對於強幹擾信號線和對干擾很敏感的信號線產生的串擾，會存在於走線之間,這種不良影響不僅與時鐘或週期信號有關,而且也會對系統中其他的重要走線,數據線、地址線、控制線和IO產生影響。問題的大多數來自時鐘和週期信號,它們間的串擾將引起其他部分的功能性問題。
二、3W原則的概念
所以在時鐘走線、差分線、視頻、音頻，復位線，以及其他系統關鍵電路等,多個高速信號線長距離走線的時，為了減少線與線之間的串擾，應保證線間距足夠大，當線中心間距不少於3倍線寬時，則可保持大部分電場不互相干擾，這就是3W規則。如下圖所示。
滿足3W原則能使信號間的串擾減少70%，而滿足10W則能使信號間的串擾減少近98%.
三、3W原則成立條件
3W原則雖然易記，但要強調一點，這個原則成立是有先前條件的。
從串擾成因的物理意義考量，要有效防止串擾，該間距與疊層高度、導線線寬相關。
對於四層板，走線與參考平面高度距離(5~10mils)，3W是夠了；
但兩層板，走線與參考層高度距離(45~55mils)，3W對高速信號走線可能不夠。
3W原則一般是在50歐姆特徵阻抗傳輸線條件下成立。
3W原則是指多個高速信號線長距離走線的時候，其間距應該遵循3W原則，例如時鐘線，差分線，視頻、音頻信號線，復位信號線及其他系統關鍵電路需要遵循3W原則，而並不是板上所有的佈線都要強制符合3W原則。
分享到:
閱讀更多 大年君 的文章
