臨道洩露比ACLR相關簡單分析


ACLR(Adjacent Channel Leakage Ratio,臨道洩露比),是描述本機對其他設備的干擾,用來考量發射機所洩漏的信號,對相同或相似制式設備的接收機造成的干擾,干擾信號以同頻同帶寬的模式落到接收機帶內,形成對接收機接收信號的同頻干擾。在LTE中,ACLR的測試有兩種設置:EUTRA和UTRA。前者描述LTE系統對LTE系統的干擾,後者描述LTE系統對UMTS系統的干擾。所以我們可以看到EUTRA ACLR的測量帶寬是LTE RB的佔用帶寬,UTRA ACLR的測量帶寬是UMTS信號的佔用帶寬(FDD系統3.84MHz)。

影響ACLR因素有哪些?

1.前端插損大;

2.飽和功率低;

3.匹配位置不對;

4.PA增益模式設錯(低增益大功率);

5.VCC電壓太低;

6.MIPI bias 設錯(高通平臺還要看ICQ);

7.線性度、輸入插損、layout問題等;


1.匹配位置與ACLR

臨道洩露比ACLR相關簡單分析

從上圖Load Pull可以看出,不同位置ACLR值不同,因此在調試過程中要ACLR、功耗和增益三者兼顧。且ACLR跟電流是矛盾關係,這是因為PA的線性度與效率是成反比的,若要 ACLR指標較好,那麼IIP3要高,即線性度要好,因此效率就低,耗電流就大;反之,功耗越小,犧牲線性度越大,ACLR就會越差,所以一般而言,調PA的Load-pull時,要調到最常用的50歐,以兼顧ACLR跟電流。

2. 前端插損與ACLR

WCDMA的TX是BPSK調製,LTE為QPSK或16QAM調製,為非恆包絡。因此其PA須靠Back-off(功率回退)來維持線性度。當然,Back-off越多,線性度越好,但耗電流也越大。

臨道洩露比ACLR相關簡單分析

前端插損可包括ASM, Duplexer, Matching, 走線的Insertion Loss等,如果你要達成Target Power,一旦前端插損過大,意味著PA的輸出功率就越大。如果PA輸出功率越大,那就是Back-off越少,越接近飽和點,其線性度也越差,其ACLR會跟著劣化。

3. PA輸入與ACLR

(1)PA的input是DA(Driver Amplifier)的Load-pull,如果PA input的阻抗偏離50歐較遠,亦即此時DA的線性度不夠好,ACLR就差,加上PA是最大的非線性貢獻者,如果PA input的ACLR已經很差,那麼PA out的ACLR,只會更差,一般而言,PA輸出端的ACLR,都要求至少達到-40 dBc。

(2)LO Leakage跟DA產生的2倍諧波,有可能會在PA內部,產生IMD(交調),進而使ACLR劣化。

臨道洩露比ACLR相關簡單分析

所以若在PA前端,先用SAW Filter把2倍諧波砍掉,可降低其IMD,進一步改善ACLR。而若濾波器的陡峭度越好,則越能抑制帶外噪聲,因此理論上,使用BAW(Bulk Acoustic Wave,體聲波濾波器,更高的頻率等級、更低的插入損耗、邊緣斜率極高和抑制能力優秀的窄帶濾波器)的ACLR,會比使用SAW(Surface Acoustic Wave,聲表面波濾波器)來得好。但要注意雖然PA前端的SAW Filter可抑制帶外噪聲,改善ACLR,但若其PA輸入端SAW Filter的Insertion Loss過大,意味著DA需輸出更大的輸出功率來滿足PA的輸入範圍,若低於下限則無法驅動PA。

臨道洩露比ACLR相關簡單分析

4. IR Drop(壓降)與ACLR

Vcc越小,其ACLR越差,這是因為,放大器在閘極與汲極之間,會存在一個既有的寄生電容,即Cgd, 當VCC變低時,Cgd會變大,當Cgd變大時,則容抗會變小,因此部分輸入信號,會通過Cgd,由閘極耦合到汲極,即右圖中的Feedthrough現象,導致輸出信號有嚴重的失真,低壓會讓PA線性度變差,因此若Vcc走線太長或太細,會有IR Drop,使得真正灌入PA的Vcc變小,那麼ACLR就會差當然,除了PA電源,收發器的電源也很重要,否則若DA的電源因IR Drop而變小,使得PA輸入端的ACLR變差,那PA輸出端的ACLR,只會更差。

臨道洩露比ACLR相關簡單分析

5.校準

不論是飽和PA,或是線性PA,皆可通過校準來提升線性度與效率,最常見的校準方式為DPD(Digital Pre-Distortion),先提供一個與PA輸出特性曲線完全相反的特性曲線,即反函數,接著再合成,修正AM-AM&AM-PM特性,最後便能產生線性的輸出做完預失真後,因為提升了PA的線性度,其ACLR明顯改善許多。

臨道洩露比ACLR相關簡單分析

6.DC-DC Power

一般而言,PA電源,是來自DC-DC Converter 其功率電感與Decoupling電容關係如下 :由於DC-DC Converter的Switching Noise會與RF主頻產生IMD2,坐落在主頻兩側,會影響左右兩旁的ACLR,DC-DC Converter的穩壓電容,與PA的穩壓電容絕不可共地,因為該共地,對DC-DC Switching Noise而言,是低阻抗路徑,若共地,則DC-DC Switching Noise會避開磁珠或電感,直接灌入PA 產生IMD2,導致ACLR劣化,換言之,共地會使磁珠或電感,完全無抑制作用。

臨道洩露比ACLR相關簡單分析


分享到:


相關文章: