近日，清华大学微电子所、未来芯片技术高精尖创新中心钱鹤、吴华强团队与合作者联合在英国《自然》杂志在线发表论文表示，研制出基于忆阻器阵列芯片卷积网络的完整硬件实现。
忆阻具有电阻的量纲，但和电阻不同的是，忆阻的阻值是由流经它的电荷确定。
冯诺伊曼架构的存储和计算分离，已经不适合数据驱动的人工智能应用需求。频繁的数据搬运导致的算力瓶颈以及功耗瓶颈已经成为对更先进算法探索的限制因素。类似于脑神经结构的存内计算架构将数据存储单元和计算单元融合为一体，能显著减少数据搬运，极大提高计算并行度和能效。
忆阻器，全称记忆电阻器，它是表示磁通与电荷关系的电路器件，它是一种有记忆功能的非线性电阻。通过控制电流的变化可改变其阻值，如果把高阻值定义为“1”，低阻值定义为“0”，则这种电阻就可以实现存储数据的功能，实际上就是一个有记忆功能的非线性电阻器。一个忆阻器的工作量，相当于一枚 CPU 芯片中十几个晶体管共同产生的效用。
清华团队利用高能效比、高性能的均匀忆阻器交叉阵列实现 CNN，该实现共集成了 8个 PE ，每个 PE 包含2048 个单元的忆阻器阵列，以提升并行计算效率。研究者构建了基于忆阻器的五层 CNN 来执行 MNIST 图像识别任务，识别准确率超过 96%。
相较于当前最优的图形处理器（GPU），基于忆阻器的 CNN 神经形态系统的能效要高出一个数量级，且实验证明该系统可扩展至大型网络，如残差神经网络。该结果或可促进针对深度神经网络和边缘计算提供基于忆阻器的非冯诺伊曼（non-von Neumann）硬件解决方案，在处理卷积神经网络（CNN）时的能效比图形处理器芯片（GPU）高两个数量级，大幅提升了计算设备的算力，成功实现了以更小的功耗和更低的硬件成本完成复杂的计算。
据清华大学新闻页面报道，当前国际上的忆阻器研究还停留在简单网络结构的验证，或者基于少量器件数据进行的仿真。
閱讀更多 知全球 的文章
