今天裡昨天裡明天
萬物都有極限，EUV光刻距離全面走進產業端還有一段路要走，更別輕談突破摩爾定律天花板這一問題。或許的是，光刻機並不是硅基芯片的終結者，量子芯片才是？
1、臺積電5nm製程蓄勢待發？
目前臺積電7nm製程的市場需求依然旺盛，訂單量始終高居不下。有說臺積電5nm製程是蓄勢待發狀態，但無疑的是工藝研發質量和進度或多或少受到了疫情的影響，生產設備供應不足，臺積電無法升級晶圓廠產線。
2、EUV光刻距離全面走進產業端還有一段路要走。
臺積電就憑藉率先實現7nm工藝而獲得了大量的訂單，並藉此分攤了鉅額的研發費用與投入。5nm、3nm等節點上啟用EUV技術已經是必備之選？據稱3nm將淘汰FinFET晶體管，轉而直接使用GAA環繞柵極晶體管。是不是意味著很快邁入到了3nm製程的新時代？
但就目前而言，行業內能夠實現EUV芯片穩定量產的並不多。一方面想要提升EUV芯片的成品率，材料技術、流程控制、缺陷檢驗等都是需要攻克的問題。
再有，成本問題、極紫外光光源控制難度極高，EUV也對半導體供應鏈要求不在小。3nm節點設計上採用了GAA環繞柵極晶體管工藝，用於替代FinFET晶體管技術？但其成熟度和可靠性，成品率問題，都是一系列大大的問號。EUV光刻距離全面走進產業端還有一段路要走。
3、或許的是，光刻機並不是硅基芯片的終結者，量子芯片才是？
關於摩爾定律，維基上是這般定義的“摩爾定律是指IC上可容納的晶體管數目，約每隔18個月便會增加一倍，性能也將提升一倍。”
也有人說，儘管突破摩爾定律天花板這個任務任重道遠，卻是一條必須通關的重要道路？
2019 年於美國硅谷登場的一場半導體光刻技術研討會中，業界就提出半導體工藝藍圖雖然在未來 10 年可以一路推進至 1nm，卻可能因光刻膠材料的瓶頸，讓工藝發展到 3nm 節點時就出現警訊。可能3nm會是光刻機的最終商用可行的製程節點，未來能否進一步突破，可能還要看整個半導體產業鏈中的材料、設備、製造等各個細分領域齊心協力。或許的是，光刻機並不是硅基芯片的終結者，量子芯片才是？
IT小眾
目前，芯片製程玩家三足鼎立：英特爾、三星、臺積電。從市場份額，技術成熟度來看，臺積電領先。根據臺積電的規劃“3nm年後量產、2nm進展順利，1nm遙遙無期”，那1nm之後又是什麼呢？下文具體說一說。
什麼是製程工藝？
簡單回顧一下晶體管的結構，如下圖所示。晶體管的工作原理很簡單，通電1斷電0，實現了計算機的運算。Gate（柵極）相當於閘門，主要負責控制Drain(漏極）和Source（源極）的通斷。柵極（Gate）的寬度決定了電流通過的損耗，表現出來就是手機的發熱和功耗，寬度越窄，功耗越低，柵極的最小寬度，就是我們所說的XXnm工藝的數值。
原子的大小大約為0.1nm，10nm的工藝要保證一條線上只有不到100個原子，一個原子出現了問題，整個產品就報廢了，產品的良品率大打折扣。
芯片製程工藝演進？
目前，最先進的芯片製程工藝是臺積電的7nm EUV，蘋果的A13處理器、華為的麒麟990 5G處理器、高通驍龍865處理器都採用了臺積電的額7nm EUV工藝。
6nm製程將會在年底量產，比7nm加強版多了1層EUV（極紫外光刻）光罩層。
5nm已經準備好了量產，相比前輩們，5nm製程增加了更多了EUV光罩層。預計華為的麒麟1020處理器、蘋果的A14、高通的驍龍875芯片，將會採用臺積電的5nm製程工藝。
3nm製程工藝，將會在明年試產，2022年下半年實現量產。2nm技術預計2024年左右推出，而1nm及其更先進的製程工藝仍然在研發中，距離商用遙遙無期，下圖顯示了製程工藝的技術路線。
2nm、1nm工藝
目前，7nm、5nm製程工藝，採用了Co作為MOL佈線材料，以及EUV光刻，是進一步改進的FinFET結構，finFET能力已經探底。
4nm、3nm工藝開始，FinFET結構將會被GAA結構取代，第一代GAA採用了硅納米片，採用Ru作為佈線材料。
2nm工藝，將會採用Forksheet結構。
1nm工藝，將會採用CFET結構，技術細節暫時未知，下圖顯示了芯片結構工藝的演進。
總之，半導體工藝正在有序推進，今年年底量產5nm，2022年量產3nm，2024年推出2nm，至於1nm仍然遙遙無期，1nm是當前半導體工藝的光錐和視界，沒有人知道1nm之後半導體行業會發生什麼。也許未來是量子計算、生物計算等等。
如果覺得對你有幫助，可以多多點贊哦，也可以隨手點個關注哦，謝謝。
Geek視界
感謝您的閱讀！
【未來會不會有3nm，1nm芯片？我們會不會打破1nm工藝製程的禁錮】
中芯國際目前並沒有拿到花費2.2億美元訂購的7nm EUV光刻機。但是，我們也知道中芯的N＋1技術，已經非常接近7nm工藝。這對於我們來說無疑是一劑強心針，我們知道，已經實現量產FinFET 14nm工藝芯片，並且在最近還為華為麒麟710A處理器進行了代工。
當我們也知道，中芯已經在打造N＋1，N＋2方案，中芯國際聯席CEO梁孟松透露，N+1工藝和14nm相比性能提升20%，功耗降低57%，邏輯面積縮小63%，SoC面積減少55%。這就說明，中芯已經在繞過7nm 光刻機的一些壁壘，再打造屬於自己的7nm工藝。
當然我們必須要知道的是，光刻機方面的缺失，確實遠遠制約著我們在芯片技術方面的發展。目前三星，臺積電都在不斷的挑戰摩爾定律，除了在2020年下半年量產5nm工藝，而3nm和2nm技術已經定於2022年和2024年推出，而1nm工藝也在不斷研發過程。
確實，finFET能力已經需要被新的技術替代，而下一代晶體管納米片FET出現，給這種突破nm限制，帶來了可能。納米片FET是finFET的擴展。它的側面是finFET，柵極包裹著它。納米片的出現，將會使用在在3nm處，並可能延伸至2nm甚至1nm。
確實對於1nm等更極限的探知，非常的困難。而在我們目前缺乏光刻機的前提下，似乎給這種困難帶來了雪上加霜。
有消息稱，中科院製造出2納米芯片，這一個級別的芯片全稱為垂直納米環珊晶體管，實際上就是硅-石墨烯-鍺基片。如果消失屬實的話，我們可能打破荷蘭ASML公司光科技的專利，走出一條不一樣的路。
我並不認為我們沒有打破1nm工藝束縛的可能，而我們現在要做的是，能夠光刻機技術的需求下，打破荷蘭ASML的束縛。中國有太多的公司，有這樣的可能，而我們也期待這樣的公司，滿足我們這種期盼。
