【大同學吧，是全國100+重點高校IT電子類等理工科大學生都在關注的校招、內推、實習的求職服務平臺，提供海量互聯網及半導體行業實習、校招等招聘信息，免費分享面經筆經、求職內推、行業乾貨，助力學子順利拿下理想offer！】
小蛙最近發現一個現象，除了薪資，大家最關心的問題就是發展了。自我提升和工作晉升，是一個可以一直討論的問題。
有些人天天忙地團團轉，兩年後還是老樣子。另外一部分人，卻能夠快速提升和晉升，憑什麼？
Kris老師的直播，可以給你一點方向
Kris老師，驗證經理，具有10年的ASIC大規模數字芯片驗證經驗，精通Verilog, System Verilog，C/C++設計驗證語言以及VMM和UVM驗證方法學；具備豐富的模塊級，系統級，網表和帶SDF網表驗證平臺的架構設計和搭建經驗。
經驗分享
芯片從前端到後端，需要很多的工作和技術。驗證基本上都是屬於前端驗證。一般設計會做一些需求和參數的提取，設計出代碼。
驗證工程師會根據芯片的需求，做需求的提取，搭建驗證環境。相當於測試有沒有問題。從行業發展角度來看，驗證的工作機會是蠻多的。
想要從事驗證方面的工作，需要一些電路方面的知識，硬件電路方面的知識，語言，比如：Verilog，VHDL，C語言。如果都會一點的話，做這個事情不會很難。
只要有硬件和軟件語言的相關知識，沒有工作經驗入門也不會很難。然後還需要驗證方法學的相關知識，或者項目的經驗，這樣會逐步地提高自己的專業素養，會慢慢的積累工作經驗。
問題解答
1.數字驗證的崗位，畢業入職前半年應該做哪些基礎準備？入職第一年應該保持什麼樣的工作狀態？入職第三年第五年和十年的目標應該如何設定？如何在完成工作要求的基礎上進一步提升自己？
作為一個初級的驗證工程師，如果是學IC相關專業的或者學數字電路的，問題應該不是很大。再把一般的Verilog、System Verilog、UVM語言掌握了，就會有一個很好的基礎了。
如果不是相關的專業，應該還是將電路相關的知識作為一個基礎。做驗證其實是介於硬件和軟件之間的，是屬於硬件方面的一些工作，但是對具體的數字電路和電路基礎要求不是太高。寫一些驗證平臺的代碼時，很多時候是一個軟件的思維。
所以，對你的硬件水平和軟件語言的理解都有一定的要求，所以有時間可以去做一些技術的準備。
前三年或者前五年還是要踏踏實實地把本職工作做好，然後不斷地去完善自己的專業素養和工作經驗。你對自己所接觸到的語言或者說方法學，比如UVM之類的應該要非常熟悉，能夠獨立地去搭建驗證環境，獨立地去debug，寫test case。這些都會佔用很多的時間。
同時，只是具備了專業的理論水平還是不夠的，在公司裡面是要對項目有所貢獻的。這就需要對項目有非常深刻的瞭解。
每個公司的項目可能是不一樣的，有的做IP驗證，有些做協議的驗證，有的做Soc的驗證。對驗證工程師的要求可能也是不一樣的，這樣就需要你去匹配公司的要求，努力去做到最好。
一些公司可能做到協議或者項目非常大的話，要求你對整個芯片，整個模塊，整個子系統的功能和設計要有非常深刻的瞭解。
這樣才能構造比較全面的test，去測試可能在極端情況下出現的異常情況。一般要三年到五年，甚至十年的時間才能考慮地更多，剛開始還是簡單的test編寫和debug相關的工作。
如果要提升自己，就是要從這兩方面入手，一個是提高自己的專業素養，另外一個就是項目的不斷積累和了解。
不管是簡單的還是複雜的項目，都讓自己成為這方面的一個專家。這對個人能力的提升，還有公司職位的晉升都是非常有幫助的。
2.對於剛畢業的碩士應屆生來說，您認為從事數字IC設計這一行，在選擇企業的時候應該考慮哪些非個人的因素呢？近幾年新興IC設計公司層出不窮，從長遠來看，我們應該如何做出選擇，外企or國內本土獨角獸企業？
選擇時，主要看公司的規模、發展前景和地域。地域是非常重要的。先確定好要在哪個地域發展，再考慮是選擇國內企業還是外企。
現在，很多國內企業給的薪水和待遇是非常高的。如果想去比較全面的企業，可以去外企或者國內的一些大型企業，像華為、展訊等。能夠學到很多東西，薪水和發展都是很不錯的。
如果想法比較多，也可以去國內的一些創業公司。可能發展比較快，但是風險也比較大。
剛畢業的應屆生，最重要的是去公司能夠學到東西。如果只是做一些無聊的工作，重複地做一些事情，可能就學不到東西，不管是在大企業還是小企業，對職業發展都是不好的。
如果能夠實實在在地去做一個模塊，或者小的BLOCK的負責人，然後公司願意花精力和時間去培養你，這個對你來說是最重要的。
3.目前的情況是掌握了verilog、c和一部分C++，基本無驗證經驗。想請問一下芯片驗證這一塊的一般學習和實踐(從掌握SystemVerilog開始，到逐步掌握驗證方法學）過程中有什麼需要特別注意的？沒有項目經驗怎麼辦？
掌握了Verilog，說明在學校裡面可能是偏數字專業的。一般學生沒有項目經驗是正常的，沒有驗證經驗其實是沒有關係的。
如果想從事驗證方面的工作，首先system Verilog是必備的，Verilog和C++也是相當重要的。學完system Verilog之後，可以去學一下UVM，網上的書籍和代碼資源應該還是很多的。
沒有項目經驗，可以去找一些小的IP，去搭建一些驗證環境，做一些相關的測試，增加項目經驗。如果所在城市機會比較多，去公司做一些實習是非常不錯的。能夠提前接觸到工作的氛圍和場景，瞭解驗證工程師的工作內容，和公司的前輩交流，開闊視野。
4.對於做數字ic設計工程師來說，需要哪些必備的驗證知識？還有，驗證工程師是不是像傳言中一樣，一般會比做設計要升得快一些？
如果只是做設計，不想轉驗證，其實沒必要知道驗證知識。能夠把設計做好已經很好了，不可能既做設計又做驗證的，做IC一般會盡量避免既做設計又做驗證的。
如果只是想了解的話，可以看一看現在用的比較多的UVM，瞭解一下驗證平臺是怎麼跑起來的。如果想從設計轉驗證，基本上難度不大，把system Verilog、UVM學一學還是很容易的。
不管是做設計還是驗證，都需要在team裡面做到出類拔萃，才能夠讓領導看到你。而不是說做哪一個機會多一點，做每一個工作機會都差不多。還是需要把自己的本職工作做好。你負責的東西越來越多，提升的速度就會越來越快。
5.對於uvm驗證工程師來說，除了uvm的基本知識外，在求職時還需要掌握的知識都有什麼（比如協議或者總線）？應該如何學習？
掌握的知識肯定是越多越好，會的比別人多，或者比別人精通，那麼你就比別人強。所以，好壞和多少沒有辦法衡量，如果有時間可以多看一些，從最基礎的看起，一步步看到複雜的。
能夠把一些小的IP，AMBA總線相關的，一些Soc用到的簡單的APB相關總線看明白之後，能夠去搭建一些這樣的驗證環境，做一些簡單的測試已經非常不錯了。
如果要去面試，只會UVM肯定是不夠的，至少C、Verilog都要了解。腳本也是非常重要的，像Python，Perl、shell都要了解。要能夠寫一些簡單的腳本，看得懂腳本語言，這個是最基本的要求。
