三星電子計劃於2021年推出FinFETS晶體管架構的後繼產品，採用3納米工藝節點的全柵晶體管（gate-all-around ，GAA）。這家韓國巨頭還在本週二（5月22日）年度代工技術論壇上重申，今年下半年將開始使用極紫外（EUV）光刻技術開始7nm生產。
自二十一世紀初以來，三星和其他公司一直在開發GAA技術。 GAA晶體管是場效應晶體管（FET），在通道的所有四個側面都有一個柵極，用於克服FinFET的物理縮放比例和性能限制，包括電源電壓。
三星公司市場副總裁Ryan Sanghyun Lee表示，自2002年以來，三星專有的GAA技術被稱為多通道FET（MBCFET）。據該公司介紹，MCBFET使用納米片器件來增強柵極控制，顯著提高晶體管的性能。
三星去年表示，它計劃在2020年開始使用4納米節點的GAA晶體管。然而，業界觀察家預計GAA將在2022年之前投產。
Gartner的代工廠研究副總裁Samuel Wang表示，他預計三星將在2022年的某個時間點正式量產GAA晶體管。“看起來他們的行動速度比這還快，”Wang說。 圖：Kevin Krewell
Kevin Krewell 說：“三星的路線圖很激進，我已經知道他們在EUV上進展迅猛，但這也設置了一個很高的門檻。”
但是，Krewell補充說：“這仍然是一個出路，時間表可能會有變動。”
去年6月，IBM和其研究聯盟合作伙伴三星和Globalfoundries在日本京都舉辦的2017年超大規模集成電路技術和電路會議專題討論會（2017 Symposia on VLSI Technology and Circuits conference）上，描述了他們為基於堆疊納米片製造5納米GAA晶體管而開發的工藝。據瞭解，包括英特爾和臺積電在內的其他芯片製造商正在開發自己的下一代晶體管，其版本與FinFET類似，屬於GAA FET。
三星重申計劃在今年下半年開始使用EUV光刻技術進行大規模生產，採用7nm Low Power Plus工藝。三星預計將成為第一家將業界多年來寄予厚望的EUV設備投入商業化生產的芯片製造商。臺積電和Globalfoundries宣佈計劃於2019年開始使用EUV進行商業化生產。
雖然光刻工具供應商ASML和先進芯片製造商們已經證明能夠克服多年來困擾EUV發展的電源問題，但在商業生產中部署EUV所需的支持技術仍在開發和調整之中。
三星晶圓代工業務首席工程師Yongjoo Jeon週二表示，三星將使用內部開發的EUV掩模檢測工具。對於三星來說，這是一個重要的優勢，因為還沒有類似的商業工具被開發出來，Jeon補充道。
Jeon表示，三星在沒有保護EUV光罩免受顆粒汙染掩膜情況下將率先部署EUV，這是另一項仍在開發中的技術。 Jeon說三星在EUV薄膜開發方面正取得進展，並且他相信最終能將該技術部署在自家EUV的生產過程中。
三星還在開發EUV光刻膠，並有望在今年晚些時候達到大規模量產要求的目標良率，Jeon說。
三星的工藝技術路線圖還包括2019年的5nm FinFET和2020年的4nm FinFET生產工藝。
翻譯：Mike Zhang
閱讀更多 EET電子工程專輯 的文章
