丿Jazzn
上升沿、下降沿、低电平和高电平是数字电路里经常用到的术语，理解起来并不难，下面讲解一下。
1.什么是高电平、低电平
在数字电路中，把电压的高和低，用逻辑电平来表示。而逻辑电平只有高电平和低电平两种状态。不用器件所遵循的高低电平的定义也是不一样的。如TTL电路中，把大于3.0V的电压规定为逻辑高电平，用数字1表示；把小于0.5伏的电压规定为逻辑低电平，用数字0表示。
CMOS电路中，电源比TTL要高，约为12V，CMOS的高电平接近12V，低电平接近0V，并且噪声容限比较高。
2.什么是上升沿、下降沿
上升沿和下降沿，强调的“沿”。所谓上升沿，就是由低电平向高电平转变的过程，这个过程的时间非常短，时间越短这个边沿就越陡，时间越长这个边沿就越缓。所谓下降沿，就是由高电平向低电平转变的过程，这个过程的时间非常短，时间越短这个边沿就越陡，时间越长这个边沿就越缓。上升沿和下降沿的表示图如下所示：
上升沿和下降沿在使用可编程器件时经常遇到，器件的时序图也会经常提到上升沿和下降沿，因为很多芯片的数据写入和读出都是在时钟信号的边沿发生的。
以上就是这个问题的回答，感谢留言、评论、转发。
更多精彩内容请关注本头条号：玩转嵌入式。感谢大家。
分享到:
