刺猬七七
1965年，也就是距今足足五十多年前，一篇名为“让集成电路填满更多的元件”的评论文章在（当时已经是）老牌专业杂志《电子学》上发布。在这篇文章中，一个关于半导体芯片的发展趋势首次被提出，那就是“每个新芯片大体上包含其前任两倍的（元件）容量，每个芯片的产生都是在前一个芯片产生后的18-24个月内。”
撰写这篇报告的人是时任仙童半导体公司研究开发实验室主任的戈登·摩尔。当然，对于大多数人来说，他更更知名的头衔是Intel公司的创始人。而那篇评论文章中所提出的观点，也正是后来大名鼎鼎的“摩尔定律”的基础。
其实，如果仔细研究就会发现，摩尔定律严格意义上来说根本就不算是一种“定律”，因为它更像是一种基于经验主义的推断。而这种推断后来又反过来成为了各大芯片巨头拼了老命也要维护的一个所谓的“真理”。最简单的道理就是，芯片厂商只要依靠新的制程，在确保成本可控的前提下在18～24个月内推出晶体管数量翻番（或者是性能翻倍、或者是存储容量提升100%总之他们有很多种解释）的新款产品，就可以骄傲地宣称：摩尔定律再一次证明了它自身的正确性！
台积电要靠5nm撑起摩尔定律？先别高兴
摩尔定律真的是自证的么？显然不是。但最近几年以来，越来越多的人开始意识到：要想继续维护摩尔定律的正确性，整个行业所付出的代价是越来越高了。就拿消费者最熟悉的，同时也是与“摩尔定律”关系匪浅的Intel公司的产品来说，2018年第四季度推出的Core i9 9900K处理器具备八核心十六线程以及5Ghz的高频率，它的性能的确达到了2017年第一季度的Core i7 7700K（四核心八线程 4.5GHz） 的两倍，但价格呢？基本上也达到了后者的两倍，这就已经违背了摩尔定律。
当然，并不是所有的行业参与者都像Intel那么悲观，比如说隔壁的台积电，就在本月重磅宣布率先完成5nm的架构设计，且已经进入试产阶段！不仅如此，台积电甚至还号称已经在规划3nm甚至是2nm的未来技术…如此看来，难道台积电真的拿到了黑科技，能够继续支撑高性能半导体技术的发展，甚至能够“战翻”它的美国、韩国对手们，在未来独领风骚？
打住！先别急着兴奋——半导体制造可不是“人有多大胆、地有多大产”，光靠喊口号、玩数字游戏是没办法造出更好的产品的。更何况，对于台积电来说，所谓的“5nm”工艺仅在目前看来其实就已经是槽点多多了。
首先，这个“5nm”本身说不定就有猫腻
在整个半导体行业，Intel在制程“命名”上的克制可以说是众所周知：就拿14nm来说，其实如果把现在的Intel 14nm++（也有可能是+++）工艺和“初版”的14nm制程相比，性能相同的情况下，功耗已经降低了52%；而如果是功耗相同的情况下，则性能提升已经高达26%之多。
相比之下，台积电则是有名的“数学家”——早在2016年，高通首席技术官葛罗布(Matt Grob)在被问到台积电是否在制程数字上吹牛时，他曾毫不迟疑的大声说“没错!这些晶圆代工业者都想办法把数字弄得愈小愈好！”而根据台积电最近公布的，所谓5nm制程的性能数据显示，和现在的初代7nm（注意它和5nm之间还隔着个7nm EUV工艺）相比，5nm芯片能够提供1.8倍的逻辑密度、性能提升15%，芯片面积缩小15%。
emmmm，人家Intel根本没有改过数字，仅仅只是在一代工艺里“改进”两次，都比台积电跨了两代工艺的提升还多诶……
最新的制程反而瞄准了小规模产品，是信心不足么？
按照我们一般人的常识，最新的半导体制程应该会给那些最复杂、最需要新制程来提升晶体管密度的高性能产品服务——比如手机SoC、GPU核心等等。可是，在台积电对5nm新制程的介绍中，他们是怎么说的呢？
台积电的说法是：布局5nm制程工艺市场是为了协助客户实现支持下一代高效能运算应用产品的5nm系统单芯片设计，目标锁定拥有广阔发展前景的5G与人工智能（AI）市场。
注意，“效能”和“性能”可不是一个意思喔，在这个前提下，5G和人工智能市场指的就不是我们熟悉的手机主控或者高性能计算卡了。事实上，台积电瞄准的其实是结构相对简单、电路规模也很小的5G基带、独立AI处理器（比如独立NPU、独立TPU、独立ISP）一类产品。
当然，我们不是说这样的芯片上最新的制程没有用——比如说对于超低功耗的物联网设备来说，如果有更小、更节能的5G基带，显然有助于其在5G时代开拓新市场。但反过来说，回避大规模、高性能芯片，实际上也反映出台积电自身的不自信。
最要命的是，大客户可能并不需要新制程
最后，最重要的问题是——对于台积电的大客户们来说，他们真的需要5nm制程么？答案还真不一定。就在这几天，国外网友们正在热议“为何AMD RX590显卡的核心面积更小、频率更低，能效比却只有NVIDIA GTX1660Ti的一半”。在这个例子中，两款GPU核心采用的其实是同一代制程（12nm），而导致能效存在如此巨大差异的主要原因，主要就在于两家不同的架构设计和驱动优化水准。这是什么概念呢？这也就是说，良好的电路设计和优秀的软件配合，是可以无视制程带来的先天差异的——正是由于自身“内功”优秀，NVIDIA才有底气于近日表示，不会优先考虑（7nm）新制程。当然，他们也就更不会考虑成本更高、可靠性未知，性能才提升了百分之十几的台积电5nm了。
不止如此，日前有消息显示，NVIDIA已经研发出了适用于未来产品的“MCM”多模封装显卡设计。它本质上是将很多个小规模的核心通过特殊设计保证其同步工作、发挥出“1+1=2”的高效能。而采用这种新的架构思路之后，NV的新核心“RC18”不再需要做得很大，所需的半导体制程反而“退步”到了16nm……
自身性能提升不够令人满意、对高规模的大芯片信心不足、重要客户如今靠着新技术开始摆脱对“制程数字”的依赖——5nm制程还没有真正开始量产，便已经面临着三大不利因素。在这样的大背景下，我们现在还真没有理由替台积电盲目乐观。
