作者 | 姜傑 （一博科技高速先生團隊隊員）
SI工程師：“關於這部分的走線，你可能要全部改”。
客戶/PCB工程師當然會很詫異的問：“你是凱丁嗎（Are you kidding）”
沒想到竟得到了SI工程師這樣的回答：“不是，我是希爾瑞斯（No, I'm serious）”
短短的幾句話其實可以means a lot，既體現了SI工程師看起來很專業的判斷，也表達了客戶和PCB工程師對此的無奈和困惑，同時還深深的揭露出他們溝通的不順暢（請執行腦補哭笑表情） 。好吧，原諒我遲遲進入不了主題，對於客戶和PCB工程師的困惑，作為SI工程師表示理解，這是客戶在我司設計的同類產品的第三款，相同的主控芯片、顆粒和速率，是之前版本的升級，在客戶角度理所當然就認為和之前一樣的走線拓撲就ok了，請讓我再詳細介紹下該項目的技術背景。這是一款nand flash（閃存）的設計，我們都知道它的芯片大概就長這個樣子。
這塊芯片會有兩個通道，從客戶的這幾個版本的做法看，客戶是比較勇於挑戰和創新的，他們詳細的方案分別如下所示：
正所謂圖糙理不糙，我們知道，每個nand flash主控芯片的通道數肯定是有上限的，那麼你想不斷增加容量的話，單純依靠增加flash芯片的數量是不行的，更重要的是需要對通道進行復用。就好像客戶這三個版本一樣，第一個版本，每個通道都拖一個顆粒芯片的一個通道，就是最簡單的一拖一的結構；第二個版本，每個通道拖兩個顆粒的一個通道，就是一拖二的結構；第三個就很厲害了，每個通道同時拖兩個顆粒的2個通道，從拓撲來看的話就是一拖四，這樣主芯片的通道就能夠連更多的顆粒。
點對點的結構就沒有什麼拓撲可言，在常規的533M的速率下基本上你把走線阻抗控制好就沒什麼問題。客戶在第二版嘗試一拖二的這種結構時，優先考慮了fly-by的拓撲，正如上圖所示一樣，然後發現也還好，信號質量都能滿足要求。然後就到了我們這篇文章重點描述的第三版了，一拖四的拓撲，就出現了前面的問題了，客戶就還是認為走fly-by結構依舊不會有什麼問題。客戶這種心態，作為SI工程師可以理解，上一版成功的拓撲當然直接移到這一版來嘛，心態可能就像下面這六個字啦。
然而我們SI工程師是很嚴謹的，無論客戶解釋得如何無奈，投板時間如何緊張，我們都會以仿真結果來回應。
我們選擇一根控制信號WE來進行仿真，最初設計的fly-by拓撲就是這樣的：
我們能清楚的看到，顆粒是正反貼的放置，每個顆粒的兩個通道也合併在一起，形成一個一拖四的拓撲。通過仿真後，發現結果是這樣的：
這裡只列出了有差異的兩個pin接收的波形，為什麼只有兩個，因此這種結構，類似一個fly-by加小T，因此上圖前面兩個pin和後面兩個pin的波形幾乎是相同的，因此為了方便理解，這裡列出了差異大的兩個波形，我們可以看到紅色的波形看起來還是可以的，因為它是在末端的波形，但是藍色的波形看起來會很糟糕，各種非單調，回溝，肯定是不滿足要求，原因就是因為這兩個pin處於鏈路的中間，會受到很多的反射。
這個時候還在堅持fly-by拓撲顯然是沒什麼出路的了，作為SI工程師，不僅要驗證出現有拓撲的問題，更重要的找到可以優化的拓撲。這個時候小編用自己並不熟練的layout能力，勉強的畫出了想到的優化拓撲，就是下面這樣了：
通過自己自導自演的仿真後，發現效果竟然比較理想（其實小編心裡也是有點那啥數的，故意製造一個驚喜的氣氛）。
首先我們看到T拓撲和fly-by拓撲直觀上的區別就是，兩組pin的時間一致，波形是重合的。另外T拓撲由於對稱的結構，可以很大程度的相互抵消反射，因此能維繫自身一個很好的波形，So far so good！！！
當然客戶和PCB工程師在證據確鑿下接受了我要求改動的建議，但是往往理想很豐滿，現實會比較骨感一丟丟。這個改動可能比他們想象的會大那麼一點點，是的，比較大的一點點。
為什麼這麼說，因此改拓撲之後需要整組走線一起改，包括地址控制和數據都需要改成T拓撲，更致命的point是在下面，你以為是隻有一兩個通道？實際上是這樣的：
不好意思，我不忍心再列下去了，這個受傷的案例告訴我們，有時候單憑經驗和前面版本是不足以讓你很瀟灑的投新板，一招鮮在這個慢慢變得高速，拓撲變得複雜的時代可能會有點out了。有時候假如你先做一個通道然後讓我們SI工程師瞄一下的話，可能你不用深夜11點還在公司獨守空房。我們SI界這幾年流行一句話，說是以後會迎來SI的春天。希望我們的春天也是客戶和PCB工程師的春天，並不是反而讓你們覺得是加重了你們的工作和流程。
提問：難道fly-by結構真是那麼不堪一擊？那為什麼更高的DDR還是經常用到呢？對這fly-by和T這兩種拓撲的應用場景，你們是怎麼想的。
閱讀更多 一博高速先生 的文章
