长江后浪推前浪，芯片生产工艺发展历程就是一本精彩纷呈的史书，是那么的刻骨铭心！
当人们还在茶余饭后讨论5纳米芯片工艺时，台积电悄悄地走出了坚定的一步——台积电的3纳米芯片实现了近3亿平方毫米的晶体管密度，是前一代芯片晶体密度的1.7倍。同时，生产率将提高5％，能耗却降低了惊人的15％，预计将于2021年下半年开始生产，并将于2022年下半年开始大量生产和投向市场。
台积电
这几年以来，台湾积体电路公司和三星公司公司都争相改进3纳米生产芯片，但是由于今年爆发了新的冠状病毒肺炎，双方也都受到了不小的冲击和影响。据悉，三星公司的3纳米芯片生产计划也将从2021年延续到2022年。
数据显示，5纳米工艺生产的芯片每平方毫米晶体管的数量达到了惊人的1.713亿。
作为世界上最大的半导体芯片生产商，台湾积体电路公司的客户包括苹果，美国的高通骁龙和中国华为等重要芯片以及其它移动终端高科技企业。但是，无论哪个芯片生产商提供芯片，在技术的更新换代过程中都有一个不变的原则，那就是芯片上的晶体管数量越多，生产出来的芯片功率就会降低，并且能效比能够得到有效的提高。这也是科学家们矢志不渝追求的目标！
简而言之，芯片制造工厂中使用的技术单位与芯片内部特定区域（例如每平方毫米）中晶体管的数量有着密切的关系。
芯片工艺发展历程
例如，目前正在使用7纳米技术制造芯片，包括AppleA13、高通骁龙865和华为的海思麒麟990，其晶体管密度约为每平方毫米1亿个晶体管。其中，苹果公司可以为每个A13芯片填充85亿个晶体管，这一数据看似平凡，实则意义非凡，它代表着芯片历史进入了另一个里程碑！
晶体管上，5纳米技术下的密度为每平方毫米1.713亿个晶体管，这将使Apple5纳米A14Bionic芯片拥有150亿个晶体管，性能提高10-15％，能耗降低25-30％。
实际上，晶体管对晶体特性的影响与摩尔定律有关。英特尔创始人之一的戈登·普赖（GordonPray）的理论，他在上个世纪60年代认为，集成电路中内置晶体管的数量每18-24个月将增加一倍，生产率将增加一倍。
集成电路晶体管的摩尔定律
近年来，随着技术过程的技术接近物理极限，已经出现了“摩尔定律已死”的观点。但是，似乎该规律的发展仍然非常缓慢。
在3纳米芯片生产工艺领域，台湾积体电路公司三星公司3纳米技术采取了不同的方法。
FinFET技术（FinField-EffectTransistor，场效应晶体管）有点是可以人为控制电路中电流和电压的流动。
三星公司使用GAAMCFET工艺（多桥FET通道），这一独特的技术使得晶体管更精细，生产率更高，而与此工艺一起生产的3纳米芯片与7纳米相比将生产率提高了35％，并降低了功耗50％，看起来确实惊艳人心！
业内专家认为，三星公司可以在整个GAA流程中发挥领导作用，即便是半导体领头羊英特尔可能比三星公司级落后两到三年。
“GAA将迎来我们科技创新的新纪元。”三星公司市场副总裁RyanLee自豪地谈到了这一点。
目前看来，高通也将拥抱3纳米的工艺，将于今年晚些时候发布基于5纳米的工艺晶体设备。
广泛的研究和探索，让摩尔定律继续向前
如果一切都按计划进行，那么今年的iPhone12系列将是首批采用5纳米芯片技术的智能手机。华为的mate40很可能是首批搭载5纳米芯片的安卓智能手机！
前路仍需双脚走,在科学上面是没有平坦的大路可走的，只有那在崎岖小路上攀登不畏劳苦的人，才有希望到达光辉的顶点。我们相信，在人类艰辛的探索中，一定会创造更多的奇迹，芯片发展将永无止境！
