1、如果設計的電路系統中包含FPGA器件，則在繪製原理圖前必需使用Quartus II軟件對管腳分配進行驗證。(FPGA中某些特殊的管腳是不能用作普通IO的)
2、4層板從上到下依次為：信號平面層、地、電源、信號平面層;6層板從上到下依次為：信號平面層、地、信號內電層、信號內電層、電源、信號平面層。6層以上板(優點是：防干擾輻射)，優先選擇內電層走線，走不開選擇平面層，禁止從地或電源層走線(原因：會分割電源層，產生寄生效應)。
3、多電源系統的佈線：如FPGA+DSP系統做6層板，一般至少會有3.3V+1.2V+1.8V+5V。
3.3V一般是主電源，直接鋪電源層，通過過孔很容易布通全局電源網絡。
5V一般可能是電源輸入，只需要在一小塊區域內鋪銅。且儘量粗(你問我該多粗——能多粗就多粗，越粗越好)
1.2V和1.8V是內核電源(如果直接採用線連的方式會在面臨BGA器件時遇到很大困難)，佈局時儘量將1.2V與1.8V分開，並讓1.2V或1.8V內相連的元件佈局在緊湊的區域，使用銅皮的方式連接，如下圖：
總之，因為電源網絡遍佈整個PCB，如果採用走線的方式會很複雜而且會繞很遠，使用鋪銅皮的方法是一種很好的選擇!
5、模擬數字要隔離，怎麼個隔離法?佈局時將用於模擬信號的器件與數字信號的器件分開，然後從AD芯片中間一刀切!
模擬信號鋪模擬地，模擬地/模擬電源與數字電源通過電感/磁珠單點連接。
6、基於PCB設計軟件的PCB設計也可看做是一種軟件開發過程，軟件工程最注重“迭代開發”的思想，我覺得PCB設計中也可以引入該思想，減少PCB錯誤的概率。
(1) 原理圖檢查，尤其注意器件的電源和地(電源和地是系統的血脈，不能有絲毫疏忽)
(2) PCB封裝繪製(確認原理圖中的管腳是否有誤)
(3) PCB封裝尺寸逐一確認後，添加驗證標籤，添加到本次設計封裝庫
(4) 導入網表，邊佈局邊調整原理圖中信號順序(佈局後不能再使用OrCAD的元件自動編號功能)
(5) 手工佈線(邊布邊檢查電源地網絡，前面說過：電源網絡使用鋪銅方式，所以少用走線)
總之，PCB設計中的指導思想就是邊繪製封裝佈局佈線邊反饋修正原理圖(從信號連接的正確性、信號走線的方便性考慮)。
7、晶振離芯片儘量近，且晶振下儘量不走線，鋪地網絡銅皮。多處使用的時鐘使用樹形時鐘樹方式佈線。
8、連接器上信號的排布對佈線的難易程度影響較大，因此要邊佈線邊調整原理圖上的信號(但千萬不能重新對元器件編號)
9、多板接插件的設計：
(1) 使用排線連接：上下接口一致
(2) 直插座：上下接口鏡像對稱，如下圖
10、模塊連接信號的設計：
(1) 若2個模塊放置在PCB同一面，如下：管教序號大接小小接大(鏡像連接信號)
(2) 若2個模塊放在PCB不同面，則管教序號小接小大接大
這樣做能放置信號像上面的右圖一樣交叉。當然，上面的方法不是定則，我總是說，凡事隨需而變(這個只能自己領悟)，只不過在很多情況下按這種方式設計很管用罷了。
11、電源地迴路的設計：
上圖的電源地迴路面積大，容易受電磁干擾
上圖通過改進——電源與地線靠近走線，減小了迴路面積，降低了電磁干擾(679/12.8，約54倍)。因此，電源與地儘量應該靠近走線!而信號線之間則應該儘量避免並行走線，降低信號之間的互感效應。
閱讀更多 玩轉電子技術設計 的文章
