在半導體行業中，FD-SOI和FinFET晶體管技術已實現量產，IC製造商正深入開拓這兩項技術以進一步提高性能，滿足各種客戶的特殊技術和經濟需求。
不過，在開發下一代FD-SOI和FinFET技術所需工藝時，兩種晶體管技術工藝都面臨著同樣的問題，包括設計和工藝系統性缺陷激增、製程誤差冗餘縮減、工藝程序變化不斷等等。
雖然綜合了檢測、測量、數據分析的工藝控制解決方案，對IC製造商解決工藝難題起到了重要作用，但由於FD-SOI和FinFET晶體管存在器件架構和材料上的根本性差異，每一種技術都需採用特定的工藝控制策略，以便晶圓廠商能發現、確定並解決工藝中的相關問題。
FD-SOI（全耗盡型絕緣硅）技術正應用於物聯網、汽車和機器學習等相關設備中。目前28納米FD-SOI設計節點已全面投產，22納米和12納米正在開發中，並有望擴展至10納米以下的設計節點。
FD-SOI技術是一種平面工藝，通過使用不同的起始襯底來槓桿化和延伸現有批量CMOS平面製造工藝的性能。FD-SOI的襯底中，在硅基底上布有一層超薄的氧化物薄膜以充當絕緣層。
與傳統的塊狀硅技術相比較，FD-SOI技術能提供更好的電晶體靜電特性，也能降低影響元件性能的洩漏電流。SOI襯底由晶圓廠商製造，而晶圓廠商必須完成特定的檢測和測量控制，才能確保基板生產達到IC製造商的必需規格。
晶圓廠商需要依靠的工藝控制系統，包括：
- 無圖案晶圓缺陷檢測儀，幫助晶圓廠商優化工藝，確保最終成品不出現微塵粒子、堆垛層錯、滑移線、劃痕和其他缺陷。
- 裸晶圓幾何測量系統，能確保達到基板平整度，邊緣輾軋和前後端線納米形貌等要求。
- 薄膜測量系統，可優化和控制SOI薄膜疊層的厚度和均勻度。
FD-SOI的器件製造工藝與體硅CMOS工藝非常相似。所以，大批量CMOS工藝控制的方法也適用於FD-SOI，包括使用圖案化和無圖案晶圓缺陷檢測儀進行在線缺陷監測和工藝工具鑑定等。不過，在包括薄膜測量和套刻測量的FEOL測量上還是有差異。
用於FD-SOI襯底的薄表面堆棧是透明的，所以需要薄膜和套刻測量系統的光學技術和先進的建模/算法，以便能準確建模，並有效測量該襯底堆棧上的架構。
相對於FD-SOI，主要用於高性能器件（如GPU和CPU）的FinFET已實現45納米、28納米、16/14納米和10納米邏輯設計節點的全面投產，而7納米預計在今年也會正式量產。
FinFET的創新性3D晶體管架構，可讓IC製造商生產出尺寸更小、速度更快、功耗更低的器件。在1Xnm設計節點上生產FinFET涉及到多重圖案化技術的使用，比如使用自對準四重圖案化技術，可以實現預期器件的最終尺寸，但這大大增加了晶體管生產的工藝步驟。
所以，FinFET的工藝控制不僅需要高靈敏度檢測和測量系統來解決較小的關鍵缺陷和三維器件結構，而且還需要高生產率來有效監測和控制因使用多重圖案化技術而增加的工藝步驟。
考慮到FinFET 3D晶體管架構，主要的測量難點在於精確測量與器件性能相關的各種參數-例如鰭片的側壁角度，複雜薄膜堆疊的厚度以及圖案套刻的誤差。隨著多重圖案化技術的應用，套刻測量系統還必須能準確和有力地反饋層內和層間套刻誤差。
支持FinFET生產的關鍵測量系統包括：
- SpectraShape 10K，測量器件形狀和關鍵尺寸
- Archer 600和ATL，測量重疊誤差
- SpectraFilm F1，測量薄膜厚度
由於FinFET的製造尺寸較小而工藝步驟較多，所以缺陷檢測儀需要高分辨率、光學濾波和算法來最優地提取噪聲圖像中的缺陷信號，同時也需要高吞吐量來覆蓋全晶片檢測。有了這些屬性，缺陷檢查和審查系統就可以從一系列工藝程序中發現，識別並控制極小的關鍵缺陷。
為了確保能找到所有的關鍵缺陷類型，晶圓廠商有多方面的檢測方法，包括：
- 廠內光罩檢測，監測並再認證可能會影響到全掩膜版關鍵缺陷的光罩
- 多功能缺陷查找法，用光學圖案化晶圓檢測儀和電子束審查工具查找出所有系統缺陷類型，並顯示出晶圓級缺陷特徵，可幫助工程師識別缺陷源
- 對關鍵缺陷進行內聯和工具監控，快速識別影響良率的偏移
這些針對FinFET的綜合檢查策略能讓工程師表徵和監測整個工廠的工藝流程，可以為工程師下達糾正措施提供準確的信息。
本文編譯自semiengineering
編譯：Sharon
閱讀更多 全球半導體觀察 的文章
