STM32F103 系统架构
STM32F103 在小容量、中容量和 大容量产品中，主系统由以下部分构成：
一、四个驱动单元：
- Cortex™-M3 内核 DCode 总线(D-bus)，和系统总线(S-bus)；
- 通用 DMA1 和通用 DMA2。
二、四个被动单元
- 内部 SRAM；
- 内部闪存存储器；
- FSMC；
- AHB 到 APB 的桥(AHB2APBx)，它连接所有的 APB 设备。
具体的系统架构，如图所示
在图中，我们可以看到，Cortex-M3 核心，主要通过 ICode，DCode，System三种总线，与外设进行连接。
ICode 总线直接连接到内部的 Flash 外设接口， 指令预取在此总线上完成。DCode 总线通过总线矩阵与闪存存储器的数据接口相连接(常量加载和调试访问)。
System 总线（系统总线）通过总线矩阵，协调着内核和 DMA 间的访问。
其他内部外设和 Cortex-M3 内核之间的数据和访问交换，都是需要总线矩阵进行访问仲裁。总线矩阵协调内核系统总线和 DMA 主控总线之间的访问仲裁，仲裁利用轮换算法。总线矩阵包含4个驱动部件（CPU的DCode、系统总线、DMA1总线和 DMA2 总线）和 4 个被动部件（闪存存储器接口（FLITF）、 SRAM、 FSMC和 AHB2APB 桥）。
DMA 总线将 DMA 的 AHB 主控接口与总线矩阵相联，总线矩阵协调着 CPU的 DCode 和 DMA 到 SRAM、闪存和外设的访问。
AHB 外设通过总线矩阵与系统总线相连，允许 DMA 访问。两个 AHB/APB 桥在 AHB 和 2 个 APB 总线间提供同步连接。 APB1 操作速度限于 36MHz， APB2操作于全速（最高 72MHz）。
如果感觉文章还不错欢迎大家收藏转发。
分享到:
閱讀更多 智凡桑普雷德 的文章
