source：paixin.com正版圖片庫
晶圓代工廠商的先進製程競賽如火如荼來到7nm，但也有晶圓代工廠商就此打住，聯電將止於12nm製程研發，GlobalFoundries宣告無限期停止7nm及以下先進製程發展。一直以來，半導體產業為延續摩爾定律每隔18～24個月集成電路便為晶體管數目和性能將翻倍提升而努力，10nm及以下先進製程成本有多高？讓晶圓代工老二、老三的GlobalFoundries和聯電紛紛打消發展念頭。
一直以來半導體產業奉摩爾定律為圭臬，努力將線寬縮小，以便在芯片上塞入更多晶體管，雖然晶圓代工價格也因製程微縮而隨之上升，但越精細的製程技術除了能切割出更多芯片外，也能提升產品效能和降低功耗，在良率控制得宜下，往往還是能獲得追求極致產品表現的客戶採用，且隨著經驗累積和設備攤提，將會讓現下先進製程技術成本持續下探，進而吸引更多新產品和新應用導入；但在物理極限下，先進製程微縮變得越來越困難，技術難度提高讓晶圓代工廠的資本支出跟著增加，關鍵的微影製程為持續微縮瓶頸所在，相關設備成本也最為高昂，使得投入的晶圓代工廠商與客戶減少。
晶圓代工廠商的最大難關－微影技術
微影技術透過紫外光當光源，將繪製在光罩上的電路圖形微縮投影至塗布光阻的晶圓上，再經過曝光顯影蝕刻去除光阻等過程，在晶圓產生集成電路。隨著製程微縮線寬縮小，光罩也變得更為精細，光源波長也需變短，以避免繞射效應產生。
過去紫外光波長一路從365nm進展到目前以ArF氣體雷射達到193nm，ArF 193nm曝光機原理上可製作的最小線寬為48nm，加上浸潤式微影與多重曝光的搭配，眾晶圓代工廠的製程辛苦走到7nm節點，採用多重曝光技術僅能做單一方向微縮，無法做2個方向的微縮，影響單位面積下所能容納的晶體管數量，加以所需光罩數與製程數大幅增加，以往隨著製程微縮，每芯片成本隨之下降情況已不復見。
當製程微縮圖形變得複雜，曝光次數需增加，光罩成本也就跟著飆高；根據eBeam Initiative調查，廠商到7～10nm節點光罩層數平均來到76層，甚至有廠商來到逾100層，這也代表光罩成本激增，到7nm製程節點已非一般中小型IC設計廠商所能負擔。
波長更短的極紫外光(EUV)成為7nm以下製程的另一解方，以Samsung已導入EUV 的7nm LPP製程為例，光罩模塊總數減少約20%。
昂貴的解方EUV
EUV雖能減少光罩，並能降低生產週期(Cycle Time)和晶圓缺陷問題，但EUV設備所費不貲，ArF浸潤式曝光機價格已要價約5,600～6,200萬美元，EUV曝光機價格1臺更是上看1.2億美元，大幅墊高晶圓代工廠商資本支出，而EUV波長極短，能量很容易被材料吸收，光罩須重新設計為反射式，成本也較為昂貴，EUV光源要達到250W和每小時單位產出125片(WPH)，才能達到半導體廠商量產最低要求，目前ASML已突破此要求，但相較目前浸潤式曝光機可達每小時250片(WPH)的產出而言，仍有很大努力空間。
EUV本身也還有光罩薄膜和光阻劑等挑戰待突破，因此臺積電目前7nm製程仍使用193i進行四重曝光(4P4E)，預估第二代7nm製程才會在部分Layer使用EUV。
IC設計與品牌商同樣面對的成本高牆
除了光罩，IP授權與人事研發成本隨著最先進製程導入，成本更是節節升高，綜合EETAsia與Semico估計，一般SoC IP授權與人事費用約1.5億美元，而7nm將較10nm多出23%來到1.84億美元，5nm節點更將來到2～2.5億美元。
對IC製造與IC設計商而言，7nm以下製程越來越少有廠商玩得起。
從終端芯片來看，可能對芯片成本的提升更有感，以每年搭載最先進製程芯片的Apple iPhone為例，2018年新機iPhone XS Max搭載7nm製程A12 Bionic處理器，成本來到72美元，較2017年搭載10nm製程的A11 Bionic再貴上8%；而光芯片成本已直逼中階智能型手機80～120美元整體BOM Cost。
智能型手機的行動運算、服務器、繪圖與資料中心等領域，仍受益於芯片微縮計算機運算效能提升與耗電降低的好處，但當成本也節節升高，並不是所有廠商都奮不顧身投入，目前宣告產品採用7nm的廠商Apple、Samsung、華為、NVIDIA與AMD等廠商若非前幾大智能型手機品牌就是CPU/GPU重要大廠，為了產業上的領先地位，價格敏感度也較低，也有較大生產量，才能分攤光罩、設計與製造等成本；當客戶群集中在少數，對非前幾大晶圓代工廠商而言，持續進行先進製程的投資，後續產能若無法填補，將面臨極大的財務風險，這也是為何聯電和GlobalFoundries紛紛在這場奈米競賽停止腳步，以獲利為優先。
文丨拓墣產業研究院
閱讀更多 拓墣產業研究院 的文章
