金屬化是將金屬材料或合金沉積在晶圓表面或層壓板上的過程。 厚金屬通常用於芯片到芯片的路由，片內連接，以及分佈式匹配組件的實現。 金屬的電導率與其晶粒尺寸的大小有關，其中大晶粒尺寸表現出高導電性和等效低電阻率。
由於已知的互連可靠性問題，必須分析幾種金屬化特性，以便在為給定的應用選擇合適的合金時可以進行更好的權衡。 例如，引入一種新的金屬化材料和工藝時通常需要了解其關鍵參數，如金屬電導率、熱導率、難易性以及與標準微電子製造工藝的兼容性、抗電遷移性、耐腐蝕性以及其他力學性能，如與Si相互作用並擴散到Si中的傾向。 金屬的擴散會導致芯片或互連線出現短路路徑。
下面我們將會討論了幾種金屬化參數，這些參數在表徵和選擇適當的材料或成分以供給定的應用來說很重要。
趨膚深度
趨膚深度效應是由導體中的時不變電流均勻地流過均勻導體的整個橫截面積，而隨著頻率的增加，電流密度有嚮導體表面漂移的趨勢。 在高頻下，電流被限制在導體表面附近的一個非常薄的金屬層中。 這種電流密度在導體中的不均勻分佈作為頻率的函數被稱為趨膚效應。 如果與相對滲透率為一的非鐵磁性金屬(例如銅和鋁）相比，這種現象在相對滲透率從幾百到幾千不等的鐵磁性導體（例如鐵和鋼)中更為明顯。
穿透深度δ，電流密度為導體表面電流密度的1/e（即約37%），相當於一個趨膚深度，可以使用以下關係計算：
方程（1）
其中μ是材料的磁導率；f是流動電流的頻率，單位是赫茲；而p是材料的電阻率，單位是Ω/米；s是材料的電導率，單位是西門子/米。 電流密度在導體表面附近的分佈最高，並隨著與表面的距離的增加呈指數下降，如圖1所示，根據方程(2a)和(2b)：
方程(2a)和(2b)
式中，J0 直流電流密度，單位是安培/米2 ；A是導體的橫截面積，單位是平方米；I是通過導體的電流，單位是安培； 而d是表面下面的深度。 從方程(2b)可見，63%的電流被限制在表面的一個皮膚深度內，99%的電流被限制在趨膚深度的五倍內。
圖1、趨膚深度隨頻率增加而減小的說明圖：(a)時不變源(b)低頻源(c)高頻源
表1、在1.0GHz計算的普通金屬化材料的趨膚深度
表1總結了微電子製造中常用合金在其趨膚深度的一倍和五倍處的厚度。
配電電力電纜通常由銅而不是鐵製成，儘管鐵的成本較低。 這是由於銅比鐵表現出相對較高的導電性和較低的滲透性。 因此，鐵具有較薄的趨膚深度，因此比銅具有更高的損耗。 此外，金屬電導率隨溫度的升高而降低，這也是鐵不是一個有利的選擇的另一個原因。 互連走線的皮膚深度取決於正在使用的互連技術。 從某種意義上說，片上、薄膜、PCB和陶瓷都是相互連接的技術，它們包括不同範圍的走線寬度和厚度，產生不同程度的趨膚效應。 這可以看作是混合模塊設計中的一種自由度，在這些模塊中，可以決定選擇哪些技術可以用於支持低損耗和高可靠性設計的長路由走線。
趨膚深度效應的另一個相關現象是接近效應（proximity effect）。 由於相鄰的攜流導體的存在，可以影響導體內部的電流分佈，這種效應稱為接近效應。 在相對較高的頻率下，一個導體接近另一個導體時電磁感應引起的電流，這解釋了這種現象。 圖2顯示了由於共模和奇數模電流源而產生的這種影響的示意圖。
圖2、趨膚和鄰近效應下的電流密度分佈。 深灰色表示高電流密度(a)共模電流和(b)差模電流
薄膜應力（Thin film stress）
薄膜應力效應是微電子器件已知的可靠性問題之一。 薄膜應力的含義可以用兩種相反的力來表達：壓應力（compressive stress）和拉應力（tensile stress）。 壓應力引起山丘，拉應力引起裂縫，如圖3(a)和(b)所示。 這兩種應力都可以使用表面紋理測量儀器之一來測量，無論是使用接觸輪廓儀還是非接觸干涉儀。 這種應力的主要原因可歸因於多層結構中溫度的變化，該結構是通過堆疊不同的材料類型來構建的，其中材料層之間的熱膨脹係數，例如薄膜和襯底，是不同的。
圖3、顯示高應力效應的薄膜結構： (a)壓縮應力和(b)拉力應力
薄膜厚度測量方法.
薄膜厚度的測量可以通過破壞性或非破壞性的過程來進行。 為了精確測量，通常需要一種破壞性的方法，包括使用透射電子顯微鏡(TEM)或掃描電子顯微鏡(SEM)通過薄層材料試樣的橫截面。 透射電鏡用於100 Angstroms（埃斯特朗，埃,長度單位:1埃等於0.1納米）的薄層成像，而掃描電鏡可用於1000 Angstroms的相對厚層。
無損方法相對較不準確，可以通過計算不同材料界面的反射來通過聲波回波進行測量，這是由於已知的聲波速度，如方程（3）所示的：
方程（3）
上式中V是聲波速度，∆t是反射率峰之間的時間。另一種間接測量可以通過四點探針測量進行，將在下一節中討論。
片狀和塊狀電阻的表徵
片狀和塊狀電阻是導電材料的重要參數之一，直接影響電路性能及其元件的品質因子。 精確測量片電阻和體電阻是必要的表徵步驟。 例如，金屬互連的電阻率與互連截面成反比，為了準確地表徵導電膜中的損耗，必須確保沉積膜的電阻率恆定。 集成電路中的電阻是由一層薄材料(例如，Nichrome，鎳鉻鐵合金)製成的，用於形成薄膜或厚膜電阻。 因此，測量這類材料的片狀和塊狀電阻率更方便。
此外，可以利用對薄膜電導率的先驗知識以及片電阻測量來監測沉積工藝的均勻性，作為測量薄膜厚度的間接方法。
片狀和塊狀電阻的計算可以使用兩個或四點探針測量材料電阻率。 然而，由於探針的電接觸和引線電阻對測量結果的不必要貢獻，兩點測量方法容易產生誤差。 因此四點探針測量裝置提供了一種精確的測量工具，特別是用於低電阻測量。四點探針測量裝置的工作原理首先通過將已知電流傳遞到兩個最外層點，並通過高阻抗電壓表測量樣品在內兩點的電壓降，如圖4所示。 探針的導電尖端通常是由鎢製成的，並且是等距的，這樣可以準確地計算片電阻。 這裡的假設是，導電片樣品的有限的厚度遠小於探針尖端之間的間距(S)，而金屬膜在橫向尺寸上是半無限的。 為了獲得精確的測量，片狀樣品的邊緣必須與測量點的間距至少保持四倍的距離。 這是為了確保沿探針尖方向的電流源線不受樣品邊界的干擾。
圖4、四點探頭測量裝置
電遷移（Electromigration）
集成電路減小尺寸的需求不斷增加，同時電流密度也隨之增加。 這意味著電遷移的影響將繼續加劇，特別是在與之互連的情況下窄線寬度和高寬比孔。 當發生電遷移時，會對大批量製造的生產產量產生災難性的影響。電遷移是由於金屬電子之間推動金屬原子的動量傳遞而導致金屬原子的遷移。 從某種意義上說，電子在電場的影響下與原子的碰撞導致了金屬導體晶界處的空位等缺陷。 高電流密度對導體有不良的影響，因為導體材料的有限電阻導致導體溫度的升高或所謂的焦耳加熱，最終導致以裂縫或山丘形式的破壞性損傷。 雖然裂縫空隙可以導致電開路的形成，而山丘可以有足夠的深度來短路附近的交界處的電路。
在微電子設計中，薄膜金屬互連線被用來在芯片上或模塊內的各個組件之間傳輸電流。 因此，選擇高功率應用中使用的導體，使它們具有最大的電流額定值，以消除焦耳加熱引起的可靠性問題。 電遷移取決於導體材料的形狀、溫度、外加電流密度和容納導體的環境。 因此，由於可靠性限制，互連導體可以支持的最大電流密度可以是一個限制因素。 電遷移限制了通過薄膜互連的最大電流密度，因為達到最大的熔化溫度。 銅(Cu)薄膜具有較高的電導熱和較高的熔化溫度(1e6 A/cm2)，具有較高的電遷移活化能水平； 因此，與熔化溫度為2e5 A/cm2 的鋁(Al)相比 ，Cu可以相對地提供抗電遷移的能力。 銅和鋁都是多晶的，這意味著它們是作為晶格的晶粒結構的。 在那裡，在電流的作用下，電子與晶格中的原子發生碰撞，使它們向電子流方向遷移。
根據材料性質，下列一種或多種遷移機制可能是影響電遷移的主要因素，因為它們之間彼此並不相互獨立：
● 熱梯度引起的熱遷移，
● 應力-由於機械應力而遷移，以及
● 由於外加電場引起的電遷移。
布萊克的經驗方程在方程（4）中估計平均失效時間(MTTF)作為電流密度和溫度的函數。 在高溫和電流密度下測量壽命，以加速老化過程，並在合理的時間內估計零件的預期壽命，而不是在正常工作條件下的較長時間。 根據由Arrhenius方程導出的Black方程，溫度的升高導致反應速率的增加，從而減少了進行失效分析所需的時間。 這種可靠性應力試驗簡稱高溫工作壽命(HTOL，high temperature operating life)：.
方程（4）
其中A是導體的截面面積，J是導體中流動的電流密度，n是標度因子，T是開爾文為單位的溫度，k是電子伏/開爾文中的玻爾茲曼常數，E a 是電子伏特中電遷移過程的有效活化能，即啟動反應過程所需的最小能量。 雖然方程（4）中的關係用於計算恆流應力下器件的MTTF，但一般情況下，如果N個產品樣品在連續較長時間t1 ，2 ，. ...，t n後失效的平均MTTF可表示為：
方程（5）
另一種常用的統計失效分析時間度量是失效的中位時間，即50%的樣本失效的時間。
化學電鍍和電解電鍍
在許多情況下都要使用材料塗層，例如，在形成封裝RF模塊的金屬外殼時，以防止EMI排放到複雜系統中的相鄰模塊中，並在受到外部EM場的影響時降低模塊的靈敏度。 此外，材料塗層提供機械強度，耐腐蝕和耐摩擦。 通常，可以為磁場和電場提供屏蔽的複合材料被用來獲得最佳的屏蔽效果。
化學電鍍和電解電鍍都是電鍍技術，可用於材料塗層。 化學塗層是一種沉積過程，它使用化學反應而不需要外部電流源，而電解沉積過程則需要電流源來覆蓋材料的表面。
化學電鍍優於電解電鍍，因為其均勻的電鍍分佈被認為是一個重要的特徵，特別是在微尺度封裝器件中。 化學電鍍也有助於避免焊點脆化。 相反，電解電鍍會導致電鍍的不均勻性。 這是由於高電流傾向於駐留在被塗覆部分的邊緣和角落，因此電流分佈可能是不均勻的。
金屬的選擇和設計考慮.
金屬堆的組成和選擇是射頻集成電路中影響器件技術性能的關鍵因素之一。 封裝工程師通常在對模組或器件中使用的材料選擇和材料組成作出決定之前進行徹底的分析。
鋁銅合金是常用的金屬成分之一。 鋁金屬本身很容易受到電遷移損傷，而純銅具有較高的電遷移電阻，因此具有較好的可靠性。 此外，純Al比純Cu更具電阻性。 然而，Cu以其擴散到硅中的高趨勢而聞名，並且與二氧化硅的附著力很差。 當Al與Cu合金化時，Al的電遷移電阻顯著提高，因為Cu作為Al晶粒之間的粘合劑填料，防止它們遷移。 或者，鉭(Ta)金屬也可以用作阻擋層，以防止銅擴散到周圍的半導體結構中，而鈦(Ti)也能阻止Al擴散到Si層中。
熱膨脹係數(CTE)是一種材料參數，它測量物質如何隨著溫度的變化而改變其形狀。 CTE越低，材料越好； 為了熱管理的目的，選擇具有高導熱率和低CTE的材料是可取的，因為由於大的熱應力可能改變器件的電氣性能，器件的壽命可以大大降低。 表2列出了一些常用合金的CTE和熱導率。 用於散熱和攤鋪熱的材料必須是高導電材料。
表2、常用金屬的線性熱膨脹係數
導電膜的選擇也可以取決於許多其他機械因素，如易於形成性，蝕刻，和使用標準制造工藝的圖案化工具，表面粗糙度，附著力和應力，以確保整個製造工藝的穩定性。
介電常數表徵
介電材料（無論是薄的還是厚的）是任何電子電路的關鍵元件，用於防止有源信號走線之間發生電壓擊穿，併為安裝在電路元件上提供基礎支撐。 由於電通量密度的增加，高介電常數有助於減小分佈式電路的尺寸（即增加電容）。 根據電介質的參數分為介電損耗正切、介電常數和介電強度。 表現出低電損耗、高熱導和低熱膨脹的材料是非常可取的。 例如，低損耗材料提供低功耗，低焦耳加熱，從而使信號衰減損耗減少。 在大多數射頻電路設計中，高頻應用介質材料的選擇應該從確定損耗最低的介質開始，然後找到所需的介電常數和擊穿電壓。
信號在高頻、高速電路中的傳播速度受信號傳播延遲的影響，信號傳播延遲既取決於材料的介電常數，也取決於導電結構。 假設具有橫向電磁(TEM)傳播方式的無損傳輸線，其時延可以表示為：
方程（6）
上式中l是導體的線長，c是真空中的光速，μr ‘ 是μ給出的復磁導率的實部 μ=μo *（ μr ’ - jμr’’ )，ε r’ 是給出的復介電常數ε的實部 (ε=εo (εr-jεr’’))，μo 和εo 分別是真空的磁導率和介電常數。 從方程（6）可以得出結論，使用復介電常數實部低的襯底材料可以減少傳播延遲。 換句話說，當使用不同的材料，包括不同的相對介電常數時，可以改變波的傳播速度和阻抗。 復磁導率和介電常數的虛部(即，μr ’’ 和εr’’ ）是表示所使用的材料的相關損耗。 介電損耗可以通過損耗角正切來表示(tanδ = εr’’ /εr’ ）它是復介電常數的虛部與實部之比。 因此，幅度ε’ 和ε ’’ 取決於激勵波的頻率w。
在RFIC芯片和模塊的開發中，有可能研究新的複合材料，試圖發現增強的材料性能。 因此，精確確定襯底材料介電常數和磁導率的測量方法是必要的。 事實上，每個頻帶的頻率表現出比其它材料不同的損耗水平，而且大多數介電材料是各向異性的，因此使用單一方法來表徵材料的屬性是具有挑戰性的。在實踐中，有不同的方法可以處理這些挑戰，如各向同性或各向異性，塊體或薄膜，溫度依賴性，以及具有不同表面粗糙度的材料。 在這些技術中，基於諧振的方法（如再入腔體、分裂柱形諧振器、腔體諧振器和法布里-珀羅諧振器）是最適合各向異性介質特性的表徵方法，其中介電常數或磁導率是由測量得到的共振頻率和品質因子確定的。 對於薄的各向異性材料，需要兩種表徵方法，一種是對材料表面法向的介電常數，另一種是平面內的介電常數。 確定介質襯底復介電常數的其他技術也可以使用傳輸線方法進行。 在文獻中，共面波導(CPW)傳輸線使用相同的導體幾何形狀匹配兩種不同襯底（具有已知的低損耗和恆定介電常數的參考襯底和介電常數待定的襯底）之間的阻抗。 通過使用多線TRL校準方法測量基準線和測試CPW線的頻率相關傳播常數(G)，可以找到單位長度的總電容和電導，從而找到被測襯底的相對介電常數和損耗角正切。
無塵室的分類
無塵室（潔淨室）是一種受控制的環境，如灰塵、化學蒸氣和/或氣溶膠顆粒等的空氣汙染程度較低，幾乎用於每一種精密微電子和納米技術製造設施，其中小顆粒可能對製造過程的質量和純度產生不利影響。 無塵室採用空氣過濾方法，以防止汙染和去除空氣中的顆粒。
有兩種測量標準被廣泛用於無塵室的分類。 其中每一種都包括不同類別的無塵室，以指示空氣清潔水平。 美國FEDSTD209E標準，它計算允許在立方英尺的空氣中的半微米尺寸（0.5μm）或更大尺寸粒子的數量。 然而，這一標準在2001年被一項美國國家標準所取代，即ISO14644-1，通過擴大粒徑範圍，從每立方米空氣0.1μm到5μm來計算小於0.5μm的顆粒的數量，以便更精確地測量空氣的清潔度。 表3總結了按每立方米(m^3)顆粒數指定的無塵室空氣中以微米為單位測量的指定粒徑的空氣顆粒濃度的標準化空氣潔淨度水平。 選擇無塵室分類取決於哪種粒子大小開始影響產品的製造質量。
表3、ISO14644-1無塵室標準及其同等的美國 FED STD 209E標準
潔淨室標準的最低水平是ISO9標準，它對應於典型城市環境中的環境空氣，其中每立方米包含大約35,000，000個對於直徑為0.5μm和更大尺寸的粒子。
射頻和微波模組分類
射頻接收機和發射機結構共用有源和無源組件，如放大器、開關、濾波器和匹配網絡。 模塊組件的製造和組裝方式導致了不同類型的模塊。 大容量射頻和微波模塊是基於下面的模塊組裝和集成技術：單片微波集成電路(MMIC)、混合微波集成電路(HMIC)或多芯片模塊(MCMS)。
模塊組裝工藝包括襯底基板製造、芯片die和部件連接、成型和屏蔽等幾個步驟。 其中每一步工序都有自己的一套挑戰，特別是當在設計階段需要特別注意的微波頻率下工作時所面臨的挑戰。 例如，在模塊組裝過程中，為了將部件放置在具有高精度的模塊上，建議使用自動微調放置機，並進行放置精度研究，以提取關於特定封裝類型所需的適當修正因子的信息。 在將組件附加到模塊表面後，還建議通過無損光學檢查或X射線檢查來驗證是否有任何意外的開路或短路現象。
除了高產量製造的製成和裝配工藝挑戰外，還有其他關鍵的業務承諾，包括產能規劃、材料供應、人員配置和工廠利用等。
單片集成組件
MMIC允許在單片基板上集成所有的組件，從而提高模塊電路的整體速度，同時降低功耗。 單片方法是一個可靠的工藝，適用於高頻應用，其中分佈式鈍化可以實現合理的形狀因素，使器件無縫集成在單件半導體材料(例如GaAs)上。 在這裡，所有的組件是同時製備的各種工藝方法，包括擴散或離子注入。 GaAs是一種適用於單片製造的工藝技術，它允許數百萬個器件無縫連接。 單片集成技術有利於可靠和適合大批量製造，避免了芯片die互連所使用的鍵合線。 此外，單片微波技術可以作為實現SoCs的基礎。
混合模組
混合模組由介質基板（例如氧化鋁）組成，其承載一個或多個使用不同工藝技術製造的芯片，以建立模塊的目標功能。 這些芯片本身可以是使用不同的技術單獨生產的單片集成電路，有源或無源器件。 此外，SMT器件可以焊接到電路走線軌道上，形成完整的電路。 芯片和組件可以通過鍵合
沉積在介質襯底上的可以通過TEM模式傳輸線（例如，帶狀線）導線或互連線來實現互連。 混合模塊可以使用混合技術，如Si、InP和GaAs芯片，它們是基於厚膜或薄膜襯底材料的。
厚膜ICs
厚膜IC可以使用絲網印刷工藝製作，這是一種印刷技術，它使用網格（設計成類似於需要打印的圖案)將油墨(一種可以導電或電阻的漿料）轉移到襯底基板上。 傳統厚膜技術中的多層互連線是通過在基底襯底上連續絲網印刷導體和介電層而形成的。 一旦印刷完成，材料將以油墨的形式，要求每一層乾燥，然後燒製完成，以準備使用的形式生產它們。 厚膜MICs成本低，主要用於低頻微波ICs。 基板材料，如氧化鋁(Al)2 o3 鋁(Beryllia(BeO)和氮化鋁(AlN)是最常用的基板襯底材料。
薄膜ICs
人們對不斷開發薄膜製造技術有很高的興趣，這些技術可以用來滿足對可靠、緊湊和高頻RF/MICS產品的應用需求。 薄膜製造工藝是精確控制的，更重要的是它是一個可重複的工藝過程。 薄膜需要使用無塵室環境，因此與厚膜相比，它是一個相對昂貴的工藝。 選用薄膜材料，使其與基材具有良好的附著力。 這被認為是用作基板襯底上第一層金屬膜的導體材料的重要選擇標準之一。 薄膜技術已被稱為微型混合MIC技術，這也是一種多級製造工藝，用於實現在襯底上製造並外部連接到固態器件上的射頻無源器件。
多芯片模組
射頻IC多芯片模組的複雜性是由於需要集成許多子組件和多個die，展示了各種技術，並且需要封裝在一個封裝中，因為它們不能在同一種die下製造。 激烈競爭的價格和性能要求是微電子製造商轉向新技術和工具的動力，使他們能夠在競爭激烈的RFFE（射頻前端）市場上生存。 在此背景下，使用不同的技術和工藝開發模塊組件和器件，以實現最佳的器件級性能。 單個MCM模塊可以包含幾個裸IC die(使用不同的技術，如CMOS控制器、GaAs功率放大器、SOI開關、SMT電容器和電感以及倒裝芯片（flip-chip）或CSP濾波器)，安裝在定製設計的普通多層基板上，為芯片提供機械支持，以及圖5所示的集成器件之間的互連。
圖5、包含不同芯片die附加技術的MCM模組示例
與其他模塊和PCB實現類型相比，MCMs通過更短的集成die之間的互連長度、更高的集成密度、更低的成本、更低的功耗和更靈活地與模塊PC B板之間的EM相互作用來設計集成組件，使得其在提高電氣性能方面提供了幾個優勢。 此外，MCM允許無源組件嵌入到其多層基板上。
與使用的高密度互連(HDI)襯底有關的MCM封裝技術的主要類型包括：
● MCM-L：具有與PCB結構相似的多層基板的疊層MCM；
● MCM-C：共燒陶瓷MCM，通常為LTCC；以及
● MCM-D：沉積的MCM，它以類似於半導體薄膜加工中使用的方式對層壓板金屬和介質進行沉積。
