在FPGA高速採集中，除了外部的AD芯片之外，最重要的是運放，因為必須將微小信號放大後才能進入AD，轉換出數字信號。
運放設計如上圖，外部輸入微小電流信號，通過電阻R1取電，轉換為電壓，請注意R1阻值，以與信號源進行阻抗匹配。
C1和R2組成高通濾波器，濾除不需要的高頻信號。
電位器R4和電阻R3、R5、R6組成直流偏置調零電路。
R7和R8組成負反饋電路，進行信號放大。
OPA1輸出的放大信號經過R9和C2組成的低通濾波電路進入OPA2。
R10與運放組成跟隨電路，並通過R10濾除部分高頻雜質。
R11為OPA2輸出電阻。
設計中全部使用同相輸入。由於運放在增益增大時，直流偏置也會增大，所以使用電位器進行調零(要考慮溫度對電位器的影響，選用合適的電位器)。
至此，計算合適的阻值和容值，由OPA1和OPA2組成帶通濾波放大器，對微弱信號放大，進入AD芯片進行AD轉換，FPGA才能夠得到正確的採樣數據，發揮FPGA的作用。
原文地址：卿萃科技FPGA極客空間 微信公眾號
分享到:
閱讀更多 卿萃科技FPGA 的文章
