06.26 硬件設計基礎:PN結

1. 本徵半導體

本徵半導體(Intrinsic Semiconductor):不含雜質的半導體成為本徵半導體,主要有單晶硅和單晶鍺。

硬件設計基礎:PN結

2. 自由電子與空穴

半導體硅和鍺的最外層有四個電子,為處於穩定狀態,每個原子的價電子都要和相鄰原子的價電子配對,形成共價鍵。但共價鍵中的電子沒有結合的那樣緊密,由於能量激發,一些電子會成為自由電子。同時,某處共價鍵失去一個電子形成空穴。自由電子和空穴總是成對出現。

硬件設計基礎:PN結

3. 本徵半導體的導電性

在本徵半導體兩端加電壓,自由電子向正向移動,形成電子電流;空穴向負極移動,形成空穴電流。但由於兩種載流子數量很少,所以本徵半導體的導電性很弱。

硬件設計基礎:PN結

4. P型半導體和N型半導體

如果向本徵半導體中摻入少量的雜質,半導體的導電性會大大提高。在單晶硅中摻入少量的五價磷或三價硼,就構成了N型半導體和P型半導體。以P型半導體為例,由於硼有3個價電子,和相鄰硅原子形成共價鍵時,因缺少一個電子而多一個空穴,從而空穴變多形成P型半導體。

硬件設計基礎:PN結

5. PN結的形成

將一塊本徵半導體的兩邊摻入不同的元素,一邊為P型,另一邊位N型。由於兩邊的載流子濃度不同,會產生擴散現象。

在擴散的過程中,一邊失去自由電子帶正電,一邊失去空穴帶負電,這樣在P區和N區的交界處形成了一個內電場。N結內電場的方向由N區指向P區。

在內電場的作用下,兩邊的電子和空穴會做漂移運動。過一段時間,擴散和漂移運動達到了平衡。最後在交界面形成了一定厚度的空間電荷區,即PN結。

硬件設計基礎:PN結

6. PN結的導電性

當加正向電壓,擴散加劇,內電場被消耗,導通電流較大。

硬件設計基礎:PN結

當加反向電壓,漂移加劇,內電場被增強,導通電流較小。

硬件設計基礎:PN結

因此,PN結具有單向導通性。


分享到:


相關文章: