01.06 3納米芯片面積比5納米產品縮小35% 耗電量減少50%

【CNMO新聞】三星電子副會長李在鎔近日參觀正在開發“全球第一個3納米級半導體工藝”的韓國京畿道華城半導體工廠,並聽取了關於3納米工藝技術的報告,他還與三星電子半導體部門社長團討論了新一代半導體戰略。

3纳米芯片面积比5纳米产品缩小35% 耗电量减少50%

李在鎔

據瞭解,三星電子計劃利用極紫外光刻(EUV)工藝,提高在7納米以下精細工程市場的份額。3納米級半導體工藝計劃首先應用到三星的晶圓代工(foundry)工程之中。三星計劃明年下半年在全球最早實現3納米級芯片的批量生產。

三星電子將在最新的3納米工程中使用不同於其他工程的新一代工藝“GAA”。三星電子負責半導體產業的部門表示,基於GAA工藝的3納米芯片面積可以比最近完成開發的5納米產品面積縮小35%以上,耗電量減少50%,處理速度可提高30%左右。


分享到:


相關文章: