y22u

我来简单回答以下这个问题。

1）首先，中芯国际是一家伟大的公司，但是也不是神仙，不可能违背科学原理的。无论是那家公司，也不能把14纳米的芯片的性能做到7纳米的性能的，谁都不行，否则就是吹牛打B的 呵呵。

2）14纳米和7纳米，也就是芯片内的电路的最小的栅格的宽度，直接影响芯片的面积大小，芯片的耗电量，和芯片的性能。这里的芯片性能主要是只芯片的运行速率。

3）同样的芯片复杂度和逻辑门数的情况下，14纳米芯片必然比7纳米的芯片面大大，这个对于高度集成的行业，如手机等，严重影响主板的大小的。而14纳米的芯片，因为电路宽度的原因，势必耗电大，也就自然发热大；而芯片的发热，势必影响芯片的内部的运行速率，这样对与芯片的执行速度是致命。

4）如果，可能，如果运行速率设置足够低，且不考虑面的和耗电的情况下，14纳米和7纳米的芯片，理论是是性能相同的，但是实际中是不可能。但是，谁有傻的会要低速率的芯片和高耗电的产品呢？？

最好，中芯国际，这几年其实发展还是很好的，技术上应该已经能够做到7纳米的芯片，但是手机工程上，大规模生产还需要努力，良品率也需要提高的。

快乐生活乐无悠

中芯国际是在梁孟松博士主导下研发的N+1工艺，是不需要荷兰ASML7nmEUV光刻机生产7nm芯片的一项芯片制程技术，从目前所披露的信息，用该技术生产的芯片其性能接近EU∨的7nm芯片，预计2020年底进行小批量试产。

中芯国际14nm工艺已经可以量产了，这项技术将满足国内90%以上芯片生产，12nm芯片已经进入客户导入阶段。更重要的是，中芯国际已经在发展新一代的N+1、N+2工艺，并且中芯国际N+1，和N+2工艺目前都不用EUV工艺，也可以搞定7nm芯片制造！

中芯国际N+1工艺和14nm相比，性能提升了20%，功耗降低了57%，逻辑面积缩小了63%，SoC面积减少了55%，简单来说N+1基本可以达到7nm工艺极别水平，因为芯片面积缩减55%意味着晶体管密度提升了1倍，这超过了14nm到10nm工艺的进化水平，这意味着什么呢？没有7nmEUⅤ光刻机我们依然可以做出手机高端芯片，虽然N+1工艺做芯片的未能全面达到7nmEUV制程芯片的性能，但不失为我们目前抗衡美国追杀华为的最好接替方案。

原本中芯国际是可以生产7nm芯片了，但在特朗普的干扰下，从荷兰订购的7nmEUV光刻机迟迟未送达，卡住了中芯国际的技术突破。所以中芯国际现在不得不开始寻找新的出路，现在中芯国际的14nm产能在急速爬坡，预计今年能够达到15K，相信不久的将来，美国再想以芯片阻止国内企业的发展已无可能。

在此我们看到，中芯国际己找到手机高端芯片7nm生产的替代方案，虽然芯片在其性能和功耗有点差距，但这依然是中国芯片的一大进步，也是中国芯片制造的新希望！只要该方案能成功上线做出流片，开始时成品率低一点也没关系，有我们强大的国家支持，有华为，中兴大力协助，一定能战胜危机，订购的荷兰7nmEUV光刻机将会随之解禁交付，这才是真正目的。

除此之外，我们还有反击的后手吗？我个人判断，会有：中芯国际在2019年5月24日退出美国股市，中芯国际CEO梁孟松博士是台积电当初立下汗马功劳的功臣，张忠谋的左右手，他曾经帮助台积电在130纳米“铜制程”之战中战胜了IBM，确立了台积电在晶圆代工市场的地位。后迫不得以情况下转战三星，梁孟松拿出了他老师胡正明14nm的FinFET技术，一举将三星20nm提升到14nm，三星开始蚕蚀台积电的业务做起苹果A7，A8芯片代工，后因台积电起诉梁孟松，使其不能继续为三星打工，2017年梁孟松受邀进入中芯国际，随后有300多芯片工程师（含台积电的）进入中国，梁孟松没有好戏在手，能上这个台吗？目前的N+1工艺就是第二代的FinFET技术。让我们共同期待吧！以上纯属个人判断，请点赞关注，携手跟进！

酷字牌坊老张

看基本所有回答大家都很乐观说可行，我来讲一下不同观点，答案是不可能，基本原因如下:

第一:一个半导体工艺节点定义好了以后，这意味着所对应的前端器件制程（FEOL），中段制程(MEOL)和后段制程(BEOL)规格基本确定，可以在这基础上有一些小的优化调整（也就是工艺优化，类似于Intel 14nm=>14nm+=>14nm++等等），但是这个优化幅度绝对不会超过下一代工艺的进步空间，要不然半导体生产商靠什么赚钱，要不然Intel为什么不直接把他家的14nm+++命名成10nm或者7nm?这个最终的决定权在下游的芯片设计公司，不是半导体生产商可以为所欲为的

第二，即使以商业利益而言，如果中芯国际的14nm工艺真的可以做到竞争对手7nm的水平，中芯国际也绝对不会把这个工艺仍然命名为14nm

第三，下面这个图是真正7nm EUV技术和用DUV技术做出来的7nm图形差别（也就是中芯国际目前正在研究的）

集成电路科普者

如果是只论性能，把14纳米芯片做大，性能是可以达到7纳米的水平的。但是，实际的发展路线各产商都在角逐越来越小的晶体管制程。芯片会越来越小型化，芯片的综合性在逐级提升。

这就好比拿早期的几吨重的电脑和现在的台式电脑来比较是一样的，没有可比性，因为时代的要求和目标不一样。

假设如果我们通过提升晶元的面积，是不是可以解决芯片性能提升的问题呢？

从晶元面积的发展史可以看到，晶圆面积的增长速度较慢。如果不进行晶体管尺寸缩小，仅仅依靠晶元变大，那半导体发展将远远的落后于摩尔定律。

那如果晶元的尺寸不变的情况下，增大单个芯片的大小是否可行呢？

一块晶圆是会有许多的瑕疵的，这些瑕疵会导致切割出来的芯片不可用；在芯片制造中由于灰尘或者切割或工艺等问题，也会使若干区域损坏，造成芯片不可用。

从下图示可知，芯片面积越大，良品出货率就越差，芯片面积越小，一块晶元的良率越高。

芯片做小，晶体管越小会带来哪些优势？

1、晶体管有更快的反应速度，更低的控制电压。

晶体管制程的每一代新工艺节点，是晶体管的够到长度L变小。L变小后，晶体管有更快的反应速度，更低的控制电压。

2、芯片的频率越来越高

3、芯片功耗的减少

芯片的功耗是与电压成平方的关系，电压降低，可以极大的减少功耗。

因此，芯片的性能（频率、面积、功耗）与芯片中集体管个数并没有必然联系，而仅仅通过增大面积无法达到提高性能的目的。近40年芯片的发展，是用过不断缩减晶体管尺寸，而确保近40年半导体行业高速的发展。

汇聚魔杖

个人认为7纳米已是极致，再小意义不大，技术着重点该是转向别处了。性价比而已。我泱泱大国不缺的就是智慧。

风云小拽

作为FGPA芯片领域程序员，我回答一下这个问题！

芯片工艺的14nm，7nm对芯片意味着什么？

因为我专业是FPGA，那我就FPGA芯片举例，效果是一样的。

FPGA芯片的结构（如下图）包含很多逻辑单元，他们协同完成芯片的功能。而每个逻辑单元最终都是有很多晶体管按照门电路设计组成。

简单的说，芯片功能越强悍，晶体管也就越多；比如Xilinx 2019年发布的号称全球最大容量的VU19P FPGA芯片包含350亿个晶体管。

几百亿个晶体管放在一起，晶体管越多，芯片面积势必会随之增大。但是芯片不能无限大，这时先进的工艺能有效解决芯片面积问题。

总结一句话就是：工艺越先进，单位面积的可容纳的晶体管就越多，性能也就越好。

芯片能不能用低工艺简单的做大芯片？

芯片的先进工艺从来都是每个芯片公司不断追求的，我们公司自主研发设计的FPGA芯片之前主流还是65nm，跟FPGA老大Xilinx相比，我们的工艺是远远落后的。我们现在也是花了很大精力去做28nm的芯片。

就你说的，我们是不是能把65nm芯片做大，性能去达到28nm水平？我们是做实际商用芯片的，我想从实际实际应用角度通俗的说下这个问题，我们为什么不把芯片做大？

（1）产品中，留给芯片的空间非常有限

稍微有点芯片知识的都知道，芯片是不能独立存在的，都是要用到实际的产品上。

举个FPGA实际应用场景：比如手机屏中，拿FGPA芯片做图像处理，比如图像格式转换。拆过手机的都知道，手机的数据排线是很窄的，如果芯片面积做的太大，根本放不下，那也就没人愿意用这个大芯片了。

就比如，你卧式就只有10平米，你还硬要自己做个2.0mx2.2m的床，那势必留给衣柜的空间就非常狭小。

（2）芯片做大，功耗随之增大

纳米工艺影响的是晶体管栅极的宽度，也叫栅长。栅长又分为光刻栅长和实际栅长，光刻栅长就是由光刻技术决定了。栅长越大，圆晶就大，发热量也就大，耗电自然也会非常高。

在FPGA中，功耗问题是一个相当复杂的问题。功耗涉及静态功耗，动态功耗和IO功耗。纳米工艺对功耗的影响还只是其中一部分。

（3）芯片做大，芯片良率降低，成本增加，没有市场竞争力

芯片最终都要到像台积电这样的晶圆代工企业流片，每个芯片都要在晶圆上上产出来。每个芯片越小，同等晶圆尺寸就能生产出越多的芯片。比如下图，大芯片和小芯片在晶圆上的布局。

但晶圆上有杂质，如果芯片不幸正好处在有杂质的部位，芯片就是坏的。如下图，A晶圆，B晶圆，C晶圆，当芯片越来越大时，良率从50%，25%到0%。良率降低，对企业直接影响就是增加成本。

总之，这个问题不能这么简单的假设，单纯做大芯片面积，这不能解决实际问题。无论是从面积，性能，功耗还是良率方面考虑，都不能简单的把芯片做太大。

如有不对的地方，请指正，欢迎交流，关注我！

AI科技猿

感谢您的阅读！

我们要不要过分夸大中芯国际呢？14nm能够发挥7nm工艺的水平？如果说14nm高于12nm，我是相信的，毕竟当年的iphone 6s的两个处理器是混用的。但是，iphone 6s虽然有高通的版本，但是和三星一比，确实14nm的功耗更低，续航更强。

那么，台积电目前什么情况呢？

1. 在2019年，中芯在第四季度14纳米工艺已经量产，并带来了768万美元的营收。
2. 组成中芯国际的N+1工艺和现有的14纳米工艺相比，性能提升了20%，功耗降低了57%，逻辑面积缩小了63%，SoC面积减少了55%。

确实，在不断更新技术的同时，虽然中芯在努力，可是目前的国际社会中，相对比较薄弱，我们知道的是，高通已经发布X60基带，基于5nm工艺。

所以，中芯的技术，还是偏落后的。本来答应中芯的AMSL的7nm EUV光刻机，也因为大火而推迟了，确实我们也能够感受到这种无奈，因为各种限制，中芯国际的光刻技术频频受阻。

而14nm即使怎么优化，都很难达到7nm工艺的优势，特别是7nm EUV。虽然，台积电用DUV做到了7nm，可是只有EUV才能更好的控制成本，也为以后的发展做准备。

中芯虽然很努力，但是想弯道超车，估计有点悬了。

LeoGo科技

中芯国际只论性能，把14纳米芯片做大，性能是否达到7纳米水平？越来越低nm工艺制程成为了芯片设计上的追求，也是各芯片制造商不得不紧跟设计者的需要。

为何现在芯片设计厂商要追求越来越低的工艺制程，其主要目的是为了在同一大小块芯片上容纳更多的晶体管，增强芯片的性能。同时晶体管之间的间距减少，电容降低，开关频率提升，速度更快更加省电。理论上把14nm芯片做到7nm芯片的性能是有可能的，但是要容纳与7nm相同或者更多数量的晶体管，14nm芯片面积将会变得更大，而且能耗将会很高，在产品上将变得不实用。

比如手机芯片，在巴掌大的手机上如果芯片就占了半巴掌大，显然是不实用的。所以各大芯片设计厂商拼命设计更多晶体管的芯片，制造厂商也拼了命的提升自己的工艺制程满足芯片设计者需求。所以像台积电、三星等，都在竞争生产及解决7nm、5nm，甚至3nm制程工艺，以求在未来占据主动。而中芯国际与他们相差不小的距离，到2019年低才开始量产14nm芯片。

这源于中芯国际的设备没有办法达到如此高的要求，同时其生产工艺及技术没有办法实践。早在两年前就花1.3亿美元的高价向荷兰ASML订购了一台7nm工艺制程的光刻机，可惜的是一直遭到美国的阻拦与骚扰，ASML也不得不通过各种搪塞未能交付这一套高端光刻机的理由。

不过好在中芯国际已经能够量产14nm芯片，并且已经和华为有了芯片制造业务，可以说国内除了极少部分需求之外，比如华为7nm手机芯片和紫光展锐6nm手机芯片，14nm工艺芯片已经能够满足了绝大部分需求。

目前中芯国际正在像7nm工艺制程进发，他们正在研发N+1、N+2工艺水准，将会与台积电7nm芯片工艺水准对齐。即使没有高端EUV光刻机设备同样可以制造7nm芯片，只是不能制造7nm EUV工艺芯片。中芯国际的未来可期。

更多分享，请关注《东风高扬》。

东风高扬

按现有中芯的实际进度，根本不需要题主的这种假设，因为中芯已经在逐步向7nm工艺前进！我们不妨来看看中芯现有的发展情况吧！

1、中芯14nm已经量产：

早在2019年Q3中芯14nm就开始小规模量产，后续产能开始逐步爬坡，预计到2020年底将达到15000万片，最终产能应该是达到2万片。

2020年1月的时候，华为将自己的14nm芯片转交给了中芯进行代工生产，双方的这次合作可谓双赢。中芯代工可以避免华为未来进一步为被美国限制，同时也能解决中芯收入的问题，从而让中芯有较为充足的资金进一步支撑研发。当然，14nm工艺量产后不光是给华为生产手机芯片，还将会给其他行业生产。

2、中芯N+1新制程进度：

在2020年2月的时候中芯公布了自己的新工艺制程的进度，也就是FinFET 制程 N+1 代，对于这代新工艺中芯并没有明确表示是7nm或8nm，但是从中芯公布的一些参数来看，坊间均猜测这代属于7nm低功耗版本，相比14nm工艺，N+1代功耗降低57%，效能增加20%，Soc面积和逻辑面积分布介绍55%及63%。从这些数据上来说，N+1这代工艺足以让芯片上的晶体管密度翻倍。

目前N+1代中芯已经2019年末时进入到了客户验证导入阶段，按现有进度到2020年底就可以实现小规模的量产，到2021年时可以实现量产。

在中芯的规划中还有N+2代的工艺，对于这代业内人士认为仍旧属于7nm工艺，但性能相比N+1会有较大的提升，属性高性能的版本。

3、关于7nm光刻机的情况：

最后再聊一下EUV光刻机的事情，目前中芯从ASML订购的7nm光刻机一直未到位，显然这块也是被卡脖子了。不过，对于这种现状中芯认为在N+1制程上本身用不上EVU，等7nm光刻机就位后再将转到EUV上。

从当年台积电的情况来看，在没有EUV光刻机的情况下，可以通过DUV多重曝光来解决，可能中芯届时也会采用这种方式，不过对中心而言这其中还有很多技术问题要解决。

Lscssh科技官观点：

综合而言，以中芯现有的规划发展，如果顺利那最迟在2021年结束的时就能实现7nm制造工艺，完全没必要去考虑题主的各种假设。

Lscssh科技官

理论上可以，但是现实中并没有什么价值，因为单纯加大芯片面积存在很多问题。

1.功耗墙

芯片面积并不能无限增加，更大的芯片会带来更大的功耗，当功耗超过目标设备的有效散热值就没有意义了。同时芯片面积增加提升的性能和芯片增加的面积并不成正比。增加一倍芯片面积，并不能增加一倍的性能，因为功耗的制约，一般情况下芯片面积越大，频率就越低，想要提高频率，必须提高芯片的散热性能，而同时带来的耗电，续航问题，对手机也是一个很大挑战。手机不是电脑，可以有更多的外部散热手段，所以，这个问题比较麻烦。一个低频的大面积芯片，未必比得上一个小面积的高频芯片性能更好。

2.性价比低，同样一片12寸晶圆，如果正常情况下可以加工1000片成品芯片的话，面积增加一倍，成品率会是指数式下降，而性能并不能得到指数级提升，既然如此，为什么不直接用双芯片呢？这也比单纯增加芯片面积要划算的多。

3.设计优化问题，如果想要加大芯片面积，因为信号衰减延迟的问题，只能采用多核心的方法，而在实际应用中，多核数量并不能完全取代单核性能的提升，最典型的就是当年联发科的10核心SOC或者AMD的推土机胶水多核，但是一核有难9核围观的情况估计不可避免。而我们的手机使用情况和电脑不同，大多数情况下都是单窗口运行，所以单核性能对手机使用体验的影响更明显一些，过多核心的堆积，收益不大，而影响单核性能的主要是频率而不是面积。

综合上面的几个原因，在同等加工工艺下，单纯加大面积，可以提升一点芯片性能，14纳米芯片做到7纳米的水平也是有希望的，但是这样生产出来的芯片，功耗可能就不适合手机使用了，而成本将会是几倍的提升，所以，实际中，没有必要，也没有价值。芯片设计在面积、成本、性能之间是存在黄金比例的，超过或低于这个比例都不是合适的选择。

關鍵字: 性能 科技 中芯