上週，全球最大的晶圓代工廠商與其合作伙伴Arm攜手，在臺積電位於加利福尼亞州聖塔克拉拉舉行的開放創新平臺生態系統論壇上宣佈：採用臺積電先進封裝的新型7nm小芯片系統。
這個小芯片系統由多個Arm核和臺積電（TSMC）的晶片上晶圓封裝（CoWoS）封裝組成，展示了用於構建以7nm FinFET工藝在4GHz下運行的高性能計算SoC的技術。
小芯片系統不是針對將系統組件安排在單個芯片上的典型SoC，而是針對將大型多核設計劃分為較小芯片組的現代HPC處理器進行了優化。這種方法允許將每個小芯片構建在不同的處理技術中。該方法預計將提供更好的產量和總體成本效益。
臺積電技術開發副總裁Cliff Hou在活動發佈會上說：“該演示芯片很好地展示了我們為客戶提供的系統集成功能。”
臺積電的CoWoS封裝和低壓封裝互連（LIPINCON）小芯片間接口使客戶能夠將大型多核設計劃分為較小的小芯片，從而提供更高的良率和更好的經濟性。
為了獲得高性能，小芯片必須通過密集，高速，高帶寬的連接進行通信。因此，小芯片系統具有由TSMC開發的獨特的低壓封裝互連，其每個引腳的數據速率達到8Gbps，TSMC聲稱其具有出色的電源效率。在TSMC和Arm宣佈之際，三星和英特爾等其他領先的芯片製造商也推出了自己的3D封裝技術。
“ TSMC擁有生產中最先進的半導體節點，這使其在硅片方面具有一些優勢，” TechSearch總裁Jan Vardaman表示，“從包裝的角度來看，每家公司都有一種方法可以提供類似的解決方案，而臺積電和英特爾迄今為止發佈的信息最多。”
Vardaman表示，該行業正在朝著混合鍵合的方向發展。她說，混合鍵合有很多名稱，包括直接鍵合互連或Cu到Cu鍵合，但從本質上講，它意味著無需使用凸點即可連接器件。
系統參數
臺積電/Arm系統是在7納米中實現的雙芯片，每個芯片包含四個Arm Cortex-A72處理器和一個片上互連網狀總線。芯片對芯片間的連接具有可擴展的0.56pJ/bit的功率效率，1.6Tbps /mm²的帶寬密度和0.3V LIPINCON低壓接口8GT/s和320 Gpbps帶寬。
小芯片系統於2018年12月流片，並於2019年4月生產。該系統為SoC設計人員演示了工作於4 GHz的片上雙向互連網狀總線，以及在TSMC CoWoS中介層上使用8Gbps小芯片互連的小芯片設計方法。
期望
臺積電集成互連與封裝部副總裁Douglas Yu表示，CoWoS將繼續在物理上進行擴展。他說，目前835平方毫米的標線尺寸很快將翻倍。
該公司還旨在擴大其InFO包裝的插入器尺寸。 InFO是一種晶圓級系統集成技術，具有高密度RDL（重分佈層）和TIV（通過InFO過孔），可實現高密度互連和性能。 InFO包括針對特定應用進行了優化的2D和3D各種包裝方案，同時很快將使用InFO集成10個小芯片以及一個晶片大小的芯片。
為了證明這一點，臺積電在此次活動中邀請了Cerebras Systems副總裁Dhiraj Mallick。 Cerebras藉助臺積電製作了晶片尺寸的芯片，該芯片具有16納米工藝製造的超過1萬億個晶體管和400,000個計算內核，因為Cerebras追求建立一臺針對AI優化的快速計算機的目標，該計算機的速度比同類最佳產品快1000倍。
“大芯片可以更快地處理數據，” Malrick說。“內存距離計算核心只有一個時鐘週期。”
改變遊戲規則
臺積電在SoIC方面還有更多的封裝計劃，SoIC是一種無撞包裝技術，與業界其他技術不同，後者使用微粘結技術進行3D組裝。臺積電的SoIC是一種前端晶圓工藝，集成了多芯片，多層，多功能技術，可實現3DIC集成的高速，高帶寬，低功耗，高螺距密度和最小的佔位面積。該技術還支持片外異構系統級擴展，通過SoIC，一個小芯片與另一個小芯片的距離更近，具有降低延遲和降低功耗的優勢。從長遠來看，臺積電看到了從芯片分區到所謂的深度分區的轉變。
芯片的某些部分（例如I / O）更難於在硅中按比例縮放，因此需要進行劃分，從而允許其他部分按比例縮小。於說，採用SoIC封裝多達三層的多種芯片正在開發中。
臺積電表示，SoIC與InFO的結合有望加快密度的增長。該公司還正在研究SoIC與InFO的組合。該公司預計在2020年第四季度採用其SoIC技術生產出首款產品。
