臺積電（TSMC）是全球最大的獨立代工廠，蘋果，高通和華為等公司的芯片設計，都交由臺積電代工生產。臺積電無論為哪家客戶組裝芯片，一個方程式都保持不變，芯片內的晶體管越多，它的功率和能效就越高。
代工廠所使用的工藝節點與適合於特定空間（例如平方毫米）的晶體管數量有關。例如，當前使用7納米工藝生產的芯片（例如Apple的A13 Bionic，高通公司的Snapdragon 865移動平臺和華為的麒麟990 5G芯片組）的晶體管密度約為每平方毫米1億個晶體管。這樣一來，蘋果公司就可以在每個A13 Bionic SoC中填充85億個晶體管。今年下線的新5nm芯片每平方毫米將有1.713億個晶體管，這將使5nm A14 Bionic裡面包含150億個晶體管。新芯片的性能將提高10-15％，而能耗將下降25％-30％。
臺積電的3nm芯片將具有每平方毫米近3億個晶體管的密度
摩爾共同定律是英特爾聯合創始人戈登·摩爾（Gordon Moore）於1960年代做出的一項觀察，最初要求晶體管密度每年增加一倍。
隨著工藝節點的下降，芯片的晶體管密度不斷提高
目前，臺積電和三星正在競相完善生產3nm芯片的設施。臺積電的3nm芯片將使性能提高5％，而能耗卻減少15％。晶體管密度將增加1.7，達到每平方毫米3億個晶體管。臺積電預計將在2021年開始冒險生產3nm芯片。這些訂單來自願意購買芯片而未經過全面測試的客戶。批量生產將從2022年下半年開始，第二年可能開始批量生產。最近的一份報告指出，三星正將其3納米的量產從2021年推遲到2022年。
臺積電和三星正在採用不同的3nm方法。前者正在使用3nm的FinFET晶體管。FinFET設計有助於控制電路中電流和電壓的流動。三星準備將FinFET用於MBCFET（多橋通道FET，多橋通道場效應管）技術。與目前使用的當前7nm芯片相比，三星的3nm芯片將使性能提高35％，而能耗降低50％。MBCFET使用了一種稱為Gate All Around（GAA）的新技術，可使晶體管更小，功能更強大。一位顧問表示，“三星在GAA方面比臺積電領先12個月。英特爾可能比三星落後兩到三年。” 三星晶圓代工營銷副總裁Ryan Lee說：“各地的門將標誌著我們晶圓代工業務的新時代。
但是，在我們夢想實現3nm之前，將在今年晚些時候發佈運行在5nm芯片上的設備。如果一切按計劃進行，2020年5G蘋果iPhone 12系列將是首批使用5nm芯片組的智能手機。這些設備應在9月發佈，並在10月或11月發佈。首款採用5nm芯片的Android手機將是Huawei Mate 40系列（儘管它沒有Google移動服務）。
