要想造個芯片, 首先, 你得畫出來一個長這樣的玩意兒給Foundry (外包的晶圓製造公司)
再放大...
我們終於看到一個門電路啦! 這是一個NAND Gate(與非門), 大概是這樣:
A, B 是輸入, Y是輸出.
其中藍色的是金屬1層, 綠色是金屬2層, 紫色是金屬3層, 粉色是金屬4層...
那晶體管(更正, 題主的"晶體管" 自199X年以後已經主要是 MOSFET, 即場效應管了 ) 呢?
仔細看圖, 看到裡面那些白色的點嗎? 那是襯底, 還有一些綠色的邊框? 那些是Active Layer (也即摻雜層.)
然後Foundry是怎麼做的呢? 大體上分為以下幾步:
首先搞到一塊圓圓的硅晶圓, (就是一大塊晶體硅, 打磨的很光滑, 一般是圓的)
圖片按照生產步驟排列. 但是步驟總結單獨寫出.
1、溼洗 (用各種試劑保持硅晶圓表面沒有雜質)
2、光刻 (用紫外線透過蒙版照射硅晶圓, 被照到的地方就會容易被洗掉, 沒被照到的地方就保持原樣. 於是就可以在硅晶圓上面刻出想要的圖案. 注意, 此時還沒有加入雜質, 依然是一個硅晶圓. )
3、 離子注入 (在硅晶圓不同的位置加入不同的雜質, 不同雜質根據濃度/位置的不同就組成了場效應管.)
4.1、幹蝕刻 (之前用光刻出來的形狀有許多其實不是我們需要的,而是為了離子注入而蝕刻的. 現在就要用等離子體把他們洗掉, 或者是一些第一步光刻先不需要刻出來的結構, 這一步進行蝕刻).
4.2、溼蝕刻 (進一步洗掉, 但是用的是試劑, 所以叫溼蝕刻).--- 以上步驟完成後, 場效應管就已經被做出來啦~ 但是以上步驟一般都不止做一次, 很可能需要反反覆覆的做, 以達到要求. ---
5、等離子沖洗 (用較弱的等離子束轟擊整個芯片)
6、熱處理, 其中又分為:
6.1、快速熱退火 (就是瞬間把整個片子通過大功率燈啥的照到1200攝氏度以上, 然後慢慢地冷卻下來, 為了使得注入的離子能更好的被啟動以及熱氧化)
6.2、退火
6.3、熱氧化 (製造出二氧化硅, 也即場效應管的柵極(gate) )
7、化學氣相澱積(CVD), 進一步精細處理表面的各種物質
8、物理氣相澱積 (PVD), 類似, 而且可以給敏感部件加coating
9、分子束外延 (MBE) 如果需要長單晶的話就需要這個..
10、電鍍處理
11、化學/機械 表面處理然後芯片就差不多了, 接下來還要:
12、晶圓測試
13、晶圓打磨就可以出廠封裝了.我們來一步步看:
就可以出廠封裝了.我們來一步步看:
1、上面是氧化層, 下面是襯底(硅) -- 溼洗
2、一般來說, 先對整個襯底注入少量(10^10 ~ 10^13 / cm^3) 的P型物質(最外層少一個電子), 作為襯底 -- 離子注入
3、先加入Photo-resist, 保護住不想被蝕刻的地方 -- 光刻
4、上掩膜! (就是那個標註Cr的地方. 中間空的表示沒有遮蓋, 黑的表示遮住了.) -- 光刻
5、紫外線照上去... 下面被照得那一塊就被反應了 -- 光刻
6、撤去掩膜. -- 光刻
7、把暴露出來的氧化層洗掉, 露出硅層(就可以注入離子了) -- 光刻
8、把保護層撤去. 這樣就得到了一個準備注入的硅片. 這一步會反覆在硅片上進行(幾十次甚至上百次). -- 光刻
9、然後光刻完畢後, 往裡面狠狠地插入一塊少量(10^14 ~ 10^16 /cm^3) 注入的N型物質就做成了一個N-well (N-井) -- 離子注入
10、用幹蝕刻把需要P-well的地方也蝕刻出來. 也可以再次使用光刻刻出來. -- 幹蝕刻
11、上圖將P-型半導體上部再次氧化出一層薄薄的二氧化硅. -- 熱處理
12、用分子束外延處理長出的一層多晶硅， 該層可導電 -- 分子束外延
13、進一步的蝕刻, 做出精細的結構. (在退火以及部分CVD) -- 重複3-8光刻 + 溼蝕刻13 進一步的蝕刻, 做出精細的結構. (在退火以及部分CVD) -- 重複3-8光刻 + 溼蝕刻
14、再次狠狠地插入大量(10^18 ~ 10^20 / cm^3) 注入的P/N型物質, 此時注意MOSFET已經基本成型. -- 離子注入
15、用氣相積澱 形成的氮化物層 -- 化學氣相積澱
16、將氮化物蝕刻出溝道 -- 光刻 + 溼蝕刻
17、物理氣相積澱長出 金屬層 -- 物理氣相積澱
18、將多餘金屬層蝕刻. 光刻 + 溼蝕刻重複 17-18 長出每個金屬層哦對了... 最開始那個芯片, 大小大約是1.5mm x 0.8mm
啊~~ 找到一本關於光刻的書, 更新一下, 之前的回答有謬誤..
書名: << IC Fabrication Technology >> By BOSE
細說一下光刻. 題主問了: 小於頭髮絲直徑的操作會很困難, 所以光刻(比如說100nm)是怎麼做的呢?
比如說我們要做一個100nm的門電路(90nm technology), 那麼實際上是這樣的:
這層掩膜是第一層, 大概是10倍左右的Die Size有兩種方法制作: Emulsion Mask 和 Metal MaskEmulsion Mask:
這貨分辨率可以達到 2000line / mm (其實挺差勁的... 所以sub-micron ,也即um級別以下的 VLSI不用... )這貨分辨率可以達到 2000line / mm (其實挺差勁的... 所以sub-micron ,也即um級別以下的 VLSI不用... )製作方法: 首先: 需要在Rubylith (不會翻譯...) 上面刻出一個比想要的掩膜大個20倍的形狀 (大概是真正製作尺寸的200倍), 這個形狀就可以用激光什麼的刻出來, 只需要微米級別的刻度.
然後:
給!它!照!相! , 相片就是Emulsion Mask! 給!它!照!相! , 相片就是Emulsion Mask! 如果要拍的"照片"太大, 也有分區域照的方法. Metal Mask:
製作過程: 1、先做一個Emulsion Mask, 然後用Emulsion Mask以及我之前提到的17-18步做Metal Mask! 瞬間有種Recursion的感覺有木有!!!
2、Electron beam:
大概長這樣
製作的時候移動的是底下那層. 電子束不移動.
就像打印機一樣把底下打一遍.
好處是精度特別高, 目前大多數高精度的(<100nm技術)都用這個掩膜. 壞處是太慢...
做好掩膜後:
Feature Size = k*lamda / NA
k一般是0.4, 跟製作過程有關; lamda是所用光的波長; NA是從芯片看上去, 放大鏡的倍率.
以目前的技術水平, 這個公式已經變了, 因為隨著Feature Size減小, 透鏡的厚度也是一個問題了
Feature Size = k * lamda / NA^2
恩.. 所以其實掩膜可以做的比芯片大一些. 至於具體制作方法, 一般是用高精度計算機探針 + 激光直接刻板. Photomask(掩膜) 的材料選擇一般也比硅晶片更加靈活, 可以採用很容易被激光汽化的材料進行製作.
這個光刻的方法絕壁是個黑科技一般的點! 直接把Lamda縮小了一個量級, With no extra cost! 你們說吼不吼啊!
Food for Thought: Wikipedia上面關於掩膜的版面給出了這樣一幅圖, 假設用這樣的掩膜最後做出來會是什麼形狀呢?
於是還沒有人理Food for thought...
附圖的步驟在每幅圖的下面標註, 一共18步.
最終成型大概長這樣:
其中, 步驟1-15 屬於 前端處理 (FEOL), 也即如何做出場效應管
步驟16-18 (加上許許多多的重複) 屬於後端處理 (BEOL) , 後端處理主要是用來佈線. 最開始那個大芯片裡面能看到的基本都是佈線! 一般一個高度集中的芯片上幾乎看不見底層的硅片, 都會被佈線遮擋住.
SOI (Silicon-on-Insulator) 技術:
傳統CMOS技術的缺陷在於: 襯底的厚度會影響片上的寄生電容, 間接導致芯片的性能下降. SOI技術主要是將 源極/漏極 和 硅片襯底分開, 以達到(部分)消除寄生電容的目的.
傳統:
SOI:
製作方法主要有以下幾種(主要在於製作硅-二氧化硅-硅的結構, 之後的步驟跟傳統工藝基本一致.)1. 高溫氧化退火:
在硅表面離子注入一層氧離子層
等氧離子滲入硅層, 形成富氧層
高溫退火
成型.
或者是2. Wafer Bonding(用兩塊! )不是要做夾心餅乾一樣的結構嗎? 爺不差錢! 來兩塊!
來兩塊!
對硅2進行表面氧化
對硅2進行氫離子注入對硅2進行氫離子注入
翻面
將氫離子層處理成氣泡層將氫離子層處理成氣泡層
切割掉多餘部分切割掉多餘部分
成型! + 再利用
光刻
離子注入離子注入
微觀圖長這樣:
再次光刻+蝕刻
撤去保護, 中間那個就是Fin撤去保護, 中間那個就是Fin
門部位的多晶硅/高K介質生長門部位的多晶硅/高K介質生長
門部位的氧化層生長門部位的氧化層生長
長成這樣
源極 漏極製作(光刻+ 離子注入)
初層金屬/多晶硅貼片
蝕刻+成型
物理氣相積澱長出表面金屬層(因為是三維結構, 所有連線要在上部連出)
機械打磨(對! 不打磨會導致金屬層厚度不一致)
成型! 成型!
連線
閱讀更多 芯聞資訊 的文章
