智芯文庫 | 高速數字電路的設計與仿真頭條網

2020-12-03 06:49:55 佚名

高速數字系統設計成功的關鍵在於保持信號的完整，而影響信號完整性(即信號質量)的因素主要有

傳輸線的長度、電阻匹配及電磁干擾、串擾等。

設計過程中要保持信號的完整性必須藉助一些仿真工具，仿真結果對PCB佈線產生指導性意見，佈線完成後再提取網絡，對信號進行佈線後仿真，仿真沒有問題後才能送出加工。目前這樣的仿真工具主要有cadence、ICX、Hyperlynx等。Hyperlynx是個簡單好用的工具，軟件中包含兩個工具LineSim和BoardSim。LineSim用在佈線設計前約束佈線和各層的參數、設置時鐘的佈線拓撲結構、選擇元器件的速率、診斷信號完整性，並儘量避免電磁輻射及串擾等問題。BoardSim用於佈線以後快速地分析設計中的信號完整性、電磁兼容性和串擾問題，生成串擾強度報告，區分並解決串擾問題。作者使用LineSim工具，對信號的阻抗匹配、傳輸線的長度、串擾進行了仿真分析，並給出了指導性結論。

阻抗匹配

高速數字信號的阻抗匹配非常關鍵，如果匹配不好，信號會產生較大的上衝和下衝現象，如果幅度超過了數字信號的閾值，就會產生誤碼。阻抗匹配有串行端接和並行端接兩種，由於串行端接功耗低並且端接方便，實際工作中一般採用串行端接。以下利用Hyperlynx仿真工具對端接電阻的影響進行了分析。以74系列建立仿真IBIS模型如圖1所示。仿真時選擇一個發送端一個接收端，傳輸線為帶狀線，設置線寬0.2mm和介電常數為4.5(常用的FR4材料)，使傳輸線的阻抗為51.7Ω。設置信號頻率為50MHz的方波，串行端接電阻Rs分別取0Ω、33Ω和100Ω的情況，進行仿真分析，仿真結果如圖2所示。

圖中分別標出了匹配電阻是0Ω、33Ω、100Ω時接收端的信號波形。從波形看出，0Ω時波形有很大的上衝和下衝現象，信號最差；100Ω時信號衰減較大，方波幾乎變成了正弦波；而匹配電阻是33Ω時波形較好。理想的匹配電阻值，可以利用軟件的terminatorWizard工具，自動根據器件的參數模型算出最佳匹配電阻為33.6Ω，實際應用中可以選用33Ω。利用仿真和器件的IBIS模型，可以很精確地知道匹配電阻值的大小，從而使信號完整性具有可控性。

圖1　74系列仿真模型

圖2　不同串行端接電阻的仿真結果

傳輸線長度的影響

在高速數字電路的設計中，除了阻抗匹配外，部分器件對傳輸線的長度有著嚴格的要求，信號頻率越高，要求傳輸線的長度越短。以X1器件和X2器件為例建立仿真模型如圖3所示。在仿真模型中加了33Ω的匹配電阻，選擇仿真信號頻率為66MHz方波，改變傳輸線長度分別為76.2mm和254mm時進行仿真。仿真結果如圖4所示。

圖3　X1、X2器件仿真模型

圖4　不同長度傳輸線仿真結果

從圖中看出，信號線加長後，由於傳輸線的等效電阻、電感和電容增大，傳輸線效應明顯加強，波形出現振盪現象。因此在高頻PCB佈線時除了要接匹配電阻外，還應儘量縮短傳輸線的長度，保持信號完整性。

在實際的PCB佈線時，如果由於產品結構的需要，不能縮短信號線長度時，應採用差分信號傳輸。差分信號有很強的抗共模干擾能力，能大大延長傳輸距離。差分信號有很多種，如ECL、PECL、LVDS等，表1列出LVDS相對於ECL、PECL系統的主要特點。LVDS的恆流源模式低擺幅輸出使得LVDS能高速驅動，對於點到的連接，傳輸速率可達800Mbps，同時LVDS低噪聲、低功耗，連接方便，實際中使用較多。LVDS的驅動器由一個通常為3.5mA的恆流源驅動對差分信號線組成。接收端有一個高的直流輸入阻抗，幾科全部的驅動電流流經10Ω的終端電阻，在接收器輸入端產生約350mV電壓。當驅動狀態反轉時，流經電阻的電流方向改變，此時在接收端產生有效的邏輯狀態。圖5是利用LVDS芯片DS90LV031、DS90LV032把信號轉換成差分信號，進行長距離傳輸的波形圖。在仿真時設置仿真頻率為66MHz理想方波，傳輸距離為508mm，差分對終端接100Ω負載匹配傳輸線的差分阻抗。從仿真結果看，LVDS接收端的波形除了有延遲外，波形保持完好。

表1　LVDS、ECL、PECL邏輯標準對照表

圖5　LVDS電路仿真結果

串擾分析

由於頻率的提高，傳輸線之間的串擾明顯增大，對信號完整性也有很大的影響，可以通過仿真來預測、模擬，並採取措施加以改善。以CMOS信號為例建立仿真模型，如圖6所示。在仿真時設置干擾信號的頻率為66MHz的方波，被幹擾者設置為零電平輸入，通過調整兩根線的間距和兩線之間平行走線的長度來觀察被幹擾者接收端的波形。仿真結果如圖7，分別為間距是203.2mm、406。4mm時的波形。