Sandy Bridge 微架構
如同在 Nehalem 架構介紹中提過的，從 Nehalem 開始 Intel 正式確立了將旗下 x86 處理器平臺分成高中低三大平臺，分別是代表頂級服務器，以延展性著稱的 Expandable (EX)、用於中高階服務器，主打高性能的 Efficient Performance (EP) 或面向 HEDT 玩家市場的 Extreme (E)、用於一般消費型平臺或入門級服務器的主流平臺，且從主流平臺開始每上一級就落後一代。
Sandy Bridge 也不例外，所以在 2011 年我們迎來了以「第二代 Intel Core 處理器家族」與「Intel Xeon E3 家族」名義發佈的 Sandy Bridge 架構處理器，在來年才得以見到「完整版」的 Sandy Bridge-E / Sandy Bridge-EP。
其實我本來是打算把 Sandy Bridge 跟 Ivy Bridge 放在同一篇寫的，畢竟 Ivy Bridge 本質上是 Sandy Bridge 的製程改進版，架構主體原則上會是 Sandy Bridge 的延續，所以改進內容並不會那麼多與明顯，不過考慮到上篇篇幅已經達到 4,200 字，加上 Sandy Bridge 跳 Ivy Bridge 的改進內容又比上次 Nehalem 跳 Westmere 來得多，所以還是獨立開篇了。 XD
Intel Ivy Bridge 架構
時序來到 2012 年，依照 Intel 奉行多年的 Tick-tock 二年一輪發展計劃，又是輪到 "Tick"，也就是製程改進的一年，因此以第三代 Intel Core 處理器家族、Intel Xeon E3 v2 家族名義推出的 Ivy Bridge 架構處理器帶來的主要特色無庸置疑，就是 22 奈米制造工藝首次投入 Intel x86 處理器使用，然而隨著製程越來越接近硅原子的物理極限，製程提升已經不像以前那麼簡單，因此這次的 22 奈米制造工藝是有很多特色的。
自 2003 年以來製程上的最大進展
大致上 Intel 近十年內的製程演化有三個技術是扮演最關鍵角色的，依序是在 2003 年導入 90 奈米制造工藝時引入的硅鍺異質接面與應變硅技術 (首次用於 Intel Pentium 4 Prescott)、2007 年導入 45 奈米制造工藝時引入的 High-K 金屬閘極技術 (首次用於 Intel Core Penryn)，接下來就是在 Ivy Bridge 世代 22 奈米制造工藝上引入的 3D 立體三閘極晶體管技術了。
下圖左側顯示的就是 Sandy Bridge 或更早以前時期的晶體管，右圖則是從 Ivy Bridge 開始採用的 3D 立體三閘極晶體管，我想從圖上應該就可以很明白名稱中的「3D 立體」是怎麼回事了，主要的差異其實就是硅基底 (Silicon Substrate) 延伸穿出金屬氧化物 (Oxide) 的那根有點像魚鰭的東西 (其實跟最近很夯的 FinFET 有點像，FinFET 的名稱由來有一說也是因為中間那根長得很像魚鰭的關係)。
然後有一點蠻有趣的，中間的「魚鰭」數量是可以根據產品的需求改變的，Intel 官方的投影片有些是畫三根有些則只有一根。 XD
解釋完 3D 是怎麼回事之後接下來大家會好奇的大概就是聽起來很好很強大的「三閘極」是怎麼回事了吧？這邊用英文原文的 Tri-Gate 會比較好理解，所謂的 Gate (閘極) 呢就是上面兩張圖中標黃色的位置，同時也是 Intel Tri-Gate 跟最近很紅的 FinFET 在結構上比較不同的地方 (FinFET 是雙閘極)。
所謂的三閘極其實就是突起的「魚鰭」與周圍接觸的三個面都可以作為閘極使用的意思 (如果將魚鰭的寬度做成寬高相等的話，就會有三個完全相同面積的閘極可用)，與左邊的傳統晶體管只有單一閘極就形成了對比。
從上面這張圖中我們可以得知，其實 3D 立體三閘極晶體管在 Intel 公司內部已經研究了很長的一段時間，從發明到實際廣泛應用於量產產品 (Ivy Bridge) 前後距離將近十年，由此可見 3D 立體三閘極晶體管是一項非常重要，且必須的技術，否則 Intel 不會耗費這麼大的力氣與如此多的資源來研發這項技術，由於這個系列文章的主題並不是物理，所以我不打算深入 (而且我也不會) 討論其他製程的內容與做法，關於技術的說明就到此為止，接下來就回來談這項技術的必要性與影響吧。
3D Tri-Gate 晶體管的好處與必要性？
說了那麼多，到底為什麼必須要發展 3D Tri-Gate 晶體管呢？其實是為了提升製程所必須，因為在製造工藝不斷提升下，今日的芯片製造工藝已經來到 30nm 以下，隨著越來越逼近現有材料的物理極限，提升製程的困難度也越來越高 (好比要從零分進步到 60 分很容易，但從 80 分進步到 90 分卻很難)，所以新的材料與做法是繼續提升製程的過程中不可或缺的。
(左為傳統晶體管，右為 22nm 3D Tri-Gate 晶體管)
一般來說晶體管的性能可分為三個指標，第一是切換速度 (半導體通路與斷路間的切換速度，因為直接影響到處理器的最高頻率，所以越快越好)，第二則是導電流 (當半導體處於通路狀態時當然是導電流越高，越順越好，導電流越大處理器就越省電)，第三則是斷路時產生的漏電流 (越少越好，漏電流是芯片廢熱的主要來源之一，同時也是處理器閒置時的主要能耗來源)。
傳統晶體管在微觀尺度下有很多效應會導致其漏電流的增加，而且隨著製造工藝的提升，尺度越來越小、單位面積的晶體管數量越來越多也連帶使得漏電流效應變得更加明顯，到了 30nm 以下製程，通道形成與漏電流、短通道效應的問題已經大到不可忽視，若是無法解決的話未來製程提升幾乎就是不可能的難題。
而 Tri-Gate 設計就是為了解決一部分的通道形成問題，透過增加閘極的接觸面積來減少形成通道造成漏電流的狀況，再輔以 High-K 材料解決擴大閘極帶來的新問題，從而使更小的製程成為可能，而且 Tri-Gate 由於是型態上的改變，因此晶圓廠幾乎不需要改變材料，所以成本大概只會提高 3% 到 5% (遠遠低於製程提升帶來的成本節省，光是面積下降一片晶圓可以多切出的芯片帶來的成本降低就很多了，所以很有吸引力)，而上面這個影片就是 Intel 官方在介紹 3D 晶體管的好處，還蠻有趣的。
回到 Ivy Bridge 本身……
談了那麼多製程改進的部分，我想現在該回到 Ivy Bridge 處理器架構本身了，因為 Ivy Bridge 的時序是製程改進的一年，因此係統架構上不會有任何改變 (其實從名字都是 Bridge 也看得出來 XD)，同時腳位也會繼續沿用 LGA1155。
新特色的部分呢，最明顯的當然是前面花掉大半篇幅的製程改進，除此之外還有內建顯示的強化 (從 Sandy Bridge 開始其實每代 Intel 架構的內建顯示進化幅度都比處理器本身還要高……)，核心部分也有一些改良 (IPC 性能微幅提升)。
至於新加入的東西也是有的，主要是關於超頻能力、安全性與省電三個方面以及對 DDR3L 內存跟 PCI Express 3.0 信道的支持。
(賬面上的) 超頻能力提升
Ivy Bridge 關於超頻能力方面帶來了四點提升，分別是內存頻率可以拉高到 DDR3 2800 (SNB 只支持到 DDR3 2133)，倍頻上限拉高到 63 (SNB 只支持到 57，不過這不是問題因為平常根本達不到)、超頻設定可以不必重新啟動才生效、外頻 (其實就除頻比啦) 增加了 133 MHz 這一級 (SNB 只有 100 MHz 一種)。
不過呢，這些都只是賬面規格的提升而已，實際上 Ivy Bridge 的超頻能力並沒有甚麼大提升，甚至在超頻使用的時候溫度表現比 Sandy Bridge 來得差，這違反常理 (畢竟製程升級嘛，通常應該是預期溫度下降與超頻性變好的) 的現象基本上是由兩個因素造成的。
其一是因為新制程帶來芯片面積的大幅縮小，Ivy Bridge 的核心與 System Agent 面積幾乎只有前代的 60% 上下，也因為這樣所以單位面積的熱量明顯提高了許多，與 IHS (Integrated Heat Spreader) 的散熱面積卻變小了，散熱效率也因此有所下降，不過後來的實驗證實這不是主因。
其二則是 IHS 與處理器芯片本體之間的介質改變了，以往 Intel 是使用無助焊劑焊接 (fluxless solder) 的方式來將 IHS 與處理器芯片本體鏈接，而在 Ivy Bridge 中，或許是出於節省成本的考慮，改用普通的散熱樹脂 (Thermal Interface Materials, TIM) 取代，這對導熱性能帶來了很大的影響，所以「開蓋」風潮其實從 Ivy Bridge 開始大行其道的。
針對安全性強化
Ivy Bridge 關於安全性方面的強化主要有兩點，其中第一項是內建的硬件數字隨機數生成器 (DRNG) 與因應其而設計的 RDRAND 指令，Intel 官方宣稱這樣的實作方式可以提供更高等級且更高效率的安全防護，不過同時卻也在網絡上引爆了正反論戰，有些人認為將隨機數生成器內建到處理器電路上時，可能會反而讓有心人士得以透過擾亂甚至修改電路的方式來使「隨機數變得不那麼隨機」，從而降低加密數據的安全性 (因為破解變簡單了，但使用者卻不知情)，某種程度上讓人聯想到當年 Pentium III 在處理器內建入專屬序號時引發的爭議。
另一項新的安全功能則是監督模式執行保護 (SMEP)，主要是用於防範越權攻擊 (EoP)，避免不受信任的程序透過內存漏洞來嘗試越權執行指令。
節能方面的改進
從 Core 架構開始，節能就是 Intel 改進處理器架構時花很多力氣考慮的議題，也是幾乎每代新架構都會觸及的地方，Ivy Bridge 與節能相關的改進其實還蠻多的，例如內存 I/O 在深層睡眠的時候可以被完全關閉、可調式 TDP、使 S3 模式更加節能的優化、System Agent 在低電壓版處理器上可以使用更低的電壓運作、運作時可以選擇「比較而言效率最佳的核心」來執行指令等。
不過呢其實我個人覺得 Ivy Bridge 絕大多數節能還是來自於新制程的幫助，畢竟 TDP 在製程升級之後的降幅其實還蠻大的 (桌面計算機四核心標準版從 95W 大降至 77W)。
其他 Ivy Bridge 家族成員
如同 Sandy Bridge 那樣，其實沒有任何標註的 Ivy Bridge 只是整個 IVB 家族中的小弟而已，晚一年推出的還有 IVB-E、IVB-EN、IVB-EP、IVB-EX 四個大哥呢，而且在 Ivy Bridge 世代中其實就性能上，IVB-EP 與 IVB-EX 的發展是比較明顯的 (因為核心數爆升)。
由於一般人不太會接觸到 Ivy Bridge-EN 與 Ivy Bridge-EX，所以本篇就不介紹了。
Ivy Bridge-EP：面向中高階服務器市場
Ivy Bridge-EP 在 Ivy Bridge 推出後的來年以 Intel Xeon E5 v2 家族的名義發佈，是 Ivy Bridge 架構真實意義上的完整版本，與前代 Sandy Bridge-EP 共享相同的腳位與芯片組、主板。
Ivy Bridge-EP 有三種不同的 die 配置，分別是包含 6 個核心的 LCC、10 個核心的 MCC、12 個核心的 HCC (SNB-EP 最多隻到八個核心)，其中 LCC 與 MCC 的配置大致相仿，但 HCC 就不同了，面相高性能計算 (HPC) 市場的 HCC 配置，包含了兩組內存控制器，同時內部的環狀總線也被分成兩個環 (合計三套，比其他配置還要多出一套)，對降低延遲有幫助。
值得注意的是六核心型號有一部分是 LCC，另一部分是 MCC，所以 Xeon E5 v2 系列有少數型號的 L3 高速緩存是跟核心數量對不起來的 (但由於追求儘可能利用硅晶圓上的面積，因此要求對齊的關係，其實緩存容量的上限還是跟實體產品上有多少組核心電路的構造成正相關)。
Ivy Bridge-E：面向高階遊戲玩家 HEDT 市場
Ivy Bridge-E 與上代產品一樣，基本上可以被視為 Ivy Bridge-EP 的特殊高頻率型號，劃分上屬於第四代 Intel Core i7 處理器 (不過這代很尷尬，因為搭配的 X79 年事已高，所以呈現了低階入門平臺有支持 USB 3.0 與用不完的 SATA 6Gbps，超貴的 Ivy Bridge-E 卻面臨只有 USB 2.0 支持與原生 SATA 6Gbps 埠只有兩個的窘境)
Ivy Bridge-E 本質上與 Ivy Bridge-EP 幾乎是一樣的東西，繼續沿用從 Sandy Bridge-E/EP 開始使用的 LGA2011 腳位，並且依然維持低階四核心、高階六核心的配置，並沒有如當時大家預期的讓八核心處理器「飛入尋常百姓家」。
比較值得注意的是，從上面這張 die shot 中可以看出，Ivy Bridge-E 的芯片本身就是由六個處理核心組成的 (其實就是 Ivy Bridge-EP 的 LCC 配置版本)，因此不像 Sandy Bridge-E 那樣是由八核心處理器屏蔽兩個核心而來，對降低成本與省電都有幫助 (當然主因是降低成本)，反而入門款的 4820K 則是由六核心屏蔽成四核心的型號。
在介紹完 Ivy Bridge 之後，接下來這個世代也是目前許多人正在使用的 (畢竟因為中間的一些插曲，這跟目前最新款的處理器對大多數人來說其實只差一代而已，原因後述)，本篇要看的就是在 2013 年以「第四代 Intel Core 處理器家族」名義推出的 Intel Haswell 架構處理器。
Intel Haswell 架構
2013 年在 Intel 奉行的 Tick-tock 時程上又輪到「Tock」的一年，也就是架構更新的一代，一般而言我們可以預期在「Tock 的一年」會出現比較大的變革，而「Tick 的一年」通常只會在製程上做文章，不過或許是製程提升越來越困難了吧？所以這樣的規律其實從 Ivy Bridge 開始就亂了 (Ivy Bridge 對架構的改動程度其實跟 Haswell 差不了多少)，同時 Haswell 也是最後一代還稱得上遵循 Tick-tock 時程規劃的產品，之後基本上兩年一輪已經變成不可能的理想。
雖然說時序輪到 Tock 的主題會是架構更新，但其實 Intel 往往在 Tock 也會對製程做一些改進，雖然不會改變奈米尺度，但會作一些可以提升良率或效率的改進，例如這次 Intel 就強調 Haswell 內部的金屬連接層有 11 層 (IVB 只有九層)，可以提高性能，降低芯片的面積 (當然也就降低成本)、3D 立體三閘極晶體管也在此代更臻於成熟，此外，Haswell 世代的研發領導又再次從以色列海法團隊轉回奧瑞岡州團隊。
性能改進困難，轉往節能發展
從 Haswell 開始就可以很明顯發現 Intel 對處理器運算核心本身的改進越來越少了 (或者說花了很多力氣做的改進但實際上性能提升可能只有個位數個百分點)，由於性能提升越來越困難，接下來幾代的 Intel 處理器架構有轉往強化節能發展的趨勢 (其實就是 Core 架構當年揭示的「由一味追求性能提升，轉為追求效能比的提升」，雖然某種程度上只是性能已經很難拉上去的藉口啦，不過確實結果論而言是這樣)，因此節能是 Haswell 架構的一大重點 (其實從下面這張圖放在架構介紹中很前面的地方就可以略知一二了)。
Haswell 在節能方面的設計思維是「儘可能擴大作業模式的範圍」，也就是閒置時的耗電量要被壓得更低 (連帶的，在不需要的時候性能輸出也更低)、滿載時的性能要拉得更高 (連帶的在滿載運作時允許比以前耗用更多電力)，並且各模式之間切換的速度要更快，沒有用到的電路應該儘可能被關閉或是提供低耗電模式。
除此之外還有一項特性是與 IVB、SNB 不同的，Haswell 處理器的環狀總線、L3 緩存的運作頻率是與處理器核心脫鉤的 (為了避免內建顯示要存取高速緩存時得順便把處理器核心的頻率拉上來，造成額外的耗電，所以 Haswell 處理器片上一共分成三個區域，各自擁有自己的運作頻率，分別是緩存與內部聯機、運算核心與內建顯示)，並且在電源受限的時候，電源管理單元會進行動態分配。
核心架構上的改進 (真的不多)
Intel 在談及 Haswell 核心架構改進時，顯得比過去 IVB、SNB 都還要籠統許多，架構的部分與 Ivy Bridge 基本上是相同的，但再次針對分支預測進行提升，並優化了前端的性能 (更大的亂序執行結構、指令讀取帶寬，除此之外指令發射端口也從六個增加到八個)，L2 緩存的 TLB 也有增大，但是運算管線的「結構」就幾乎沒有任何改變了 (當然強化也是有啦，畢竟加了一個「很大組」的新指令集呢)。
除此之外 Haswell 的各類緩衝區基本上大小都有成長 (說起來在 SNB 時代 Intel 是沒有特別提這個的，或許是 HSW 真的沒有太多新特色吧？)
AVX2 指令集
AVX2 指令集算是 Haswell 架構最主要的新特色之一，發佈之前也曾經被稱為 HSW-NI (Haswell New Instruction Set)，透過新增 60 條 256-bit 浮點 SIMD 指令與增加兩組 FMA3 融合乘加單元 (Fused Multiply-Add，負責狀似 ±(a×b)±c 的計算操作，值得注意的是不同於 AMD 主推的 FMA4 採用四運算符，Intel 陣營的 FMA3 是三運算符的) 來讓每頻率週期處理器核心可以處理的 FLOPs (浮點數操作) 提高到兩倍 (SNB 時期是 16 個單精度、8 個雙精度，HSW 直接拉高到 32 個單精度、16 個雙精度)，並且將 AVX 拓展到整數向量上，能夠支持 256-bit 的整數 SIMD (以往只支持到 128-bit)，適用範圍變得更廣。
下圖顯示的就是 Haswell 的運算單元架構圖，可以看到新增的兩個指令發射端口 (Port 6 用於分攤原本 Port 1 與 Port 2 的工作、Port 7 用於分攤原本 Port 2 與 Port 3 儲存位置的任務) 以及新增的兩組融合乘加單元。
悲劇的 TSX-NI 指令集
TSX-NI 指令集幾乎可以說從頭到尾就是個悲劇，首先因為名字太難翻譯所以很少人記得 (事務性同步擴展指令集)、做的事情很難解釋 (只能說他跟解決多線程、多核心之間的鎖定、同步問題有關，透過硬件層面對這個問題進行改善，讓軟件工程師能夠更容易解決或是降低這個問題帶來的影響)、一般人沒有感覺 (因為主要是跟軟件工程師比較有關) 所以根本沒多少人認識它。
沒人認識與記得已經很悲劇了，但更悲劇的是這個指令集在 Haswell 架構處理器當中是有缺陷的，甚至 Broadwell 也無法倖免，Intel 官方透過更新微碼禁用 TSX-NI 指令集來解決，結果最後有一部分人記得這東西的原因居然反而是因為 Intel 在 Haswell 中做壞了，夠悲劇吧。 XD
其實我個人的感覺是 Intel 官方並不是真心想推這個指令集，因為這指令集需要依賴軟件支持的成分很大，但在 Haswell 的 K 版不鎖頻處理器與高端 HEDT 市場的 Haswell-E 都是全線不支持的，面向服務器的 Haswell-EP 也有一堆型號不支持，後來 Intel 也很少再提起這個指令集，當能使用的人數少，它成為軟件工程師採用方案的機率就很低，因為通常而言開發軟件當然是希望越多人能夠使用越好。
緩存架構不變，但性能改良
Haswell 的緩存階層設計依然延續 SNB、IVB 那一套，但 Haswell 的緩存性能有很明顯的增長，L1 數據緩存與 L2 緩存帶寬紛紛加倍，使用 AIDA64 的高速緩存測試就可以很明顯感受到數字上的增長，緩存速度提高當然對降低延遲與提高性能有很大的幫助，特別是在 AVX2 指令集納入之後，為了處理變寬兩倍的向量單元，對緩存帶寬的需求也就更高了。
供電設計大改變，FIVR 設計
FIVR 的全名是 Fully Integrated Voltage Regulator，中文是整合式調壓模塊，顧名思義是用來調整電壓用的，以往調壓是主板上的電路負責的 (電源供應器輸出的電壓只有 5V、3.3V、12V 幾種而已，到主板上會需要降壓處理才能用於供給處理器上的不同部分)，傳統設計的 IMVP (Intel Mobile Voltage Positioning) 架構 (下圖左) 需要從主板上拉出 Core VR、圖形 VR、PLL VR、I/O VR、System Agent VR、內存 VR 等六組不同的電壓供給給處理器，也因為這樣所以當時主板有段時間打過所謂的「相位大戰」，各家高階主板瘋狂堆相位，有 16 相甚至 32 相者出現。
而 Haswell 的 FIVR 設計顧名思義就是把「調壓」這件事情納入處理器本身了，所以主板只需要供給處理器單一一種電壓 (VccIn) 就可以，這樣的做法有利有弊，而且各自都很鮮明，有利的地方是處理器直接控管電壓調整，可以很大程度避免劣質主板或調壓電路發生損壞的情形，而且由於距離與中間經過的關卡變少的緣故，效率「理論上」也得以提升，主板的電路也可以更加簡化，處理器本身也可以「更全面的」主控供電狀況，這對提高能耗效率是有幫助的，
但缺點也很顯而易見，因為調壓模塊本來就是很會發熱的東西，把這東西整合到本來散熱問題就已經很大的處理器中帶來的直接影響當然就是發熱量的增加與散熱上的困難，這樣一來一往抵銷後帶來的節能效果還在不在其實很難講，甚至有可能效率會比傳統設計還要更糟，除此之外由於相位是主板廠商用來區分高低階產品的重要項目之一，但採用 FIVR 設計之後主板設計太多相數的供電就變成完全只是浪費而已 (相數其實不是越高越好，太少會造成不穩定，但太多則會造成額外的耗能與零件的浪費並佔去大量面積)。
電路佈局沒有甚麼改變
從 Sandy Bridge 開始使用的電路排列方式到 Haswell 世代也依舊延續，但雖然排列沒有變化，還是可以從中看到內建顯示佔據處理器芯片的比例越來越大這個趨勢，也確實 Haswell 上面性能突破最多的地方並不是處理器本身，而是強化的內建顯示，然後較大的內建顯示單元正好把 IVB/SNB 上太大的 dead area 給用掉了一半。
腳位又換了、依然使用 TIM
既然 Haswell 是 Tick-tock 中的 Tock，腳位當然照例是與前代 IVB/SNB 不兼容的，Haswell 使用的是 LGA1150 (Socket H3) 插槽，並且需要搭配新的芯片組使用。
除此之外 Ivy Bridge 受到大家詬病的 TIM 散熱介質 (樹脂) 在 Haswell 中依然得到沿用，並沒有因為被罵而改回使用無助焊劑焊接，因此 Haswell 時代開蓋風潮依舊，但高階的 Haswell-E/EP 則仍然使用無助焊劑焊接技術，因此 Intel 選用 TIM 是為了節省成本的意圖很明顯了。
